JPH0385817A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH0385817A JPH0385817A JP1222488A JP22248889A JPH0385817A JP H0385817 A JPH0385817 A JP H0385817A JP 1222488 A JP1222488 A JP 1222488A JP 22248889 A JP22248889 A JP 22248889A JP H0385817 A JPH0385817 A JP H0385817A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- intermediate level
- level
- series
- signal pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要）
電源電圧に対して中間レベルの信号対を利用する半導体
回路に関し、 それぞれの回路の接続を容易にし、各回路の本来の性能
が充分発揮されるようにすることを目的とし、 同じ導電型のＭＯＳトランジスタ２個を直列に接続した
回路を２組備え、電源電圧に対して中間レベルの入力信
号対を前記２組の直列接続回路の電源側、グランド側の
各トランジスタのゲートに、一方の組と他方の組では該
電源側、グランド側が逆になるようにして加え、これら
２組の直列接続回路の各直列接続点をレベルシフトした
信号対の出力端としてなる構成とする。
回路に関し、 それぞれの回路の接続を容易にし、各回路の本来の性能
が充分発揮されるようにすることを目的とし、 同じ導電型のＭＯＳトランジスタ２個を直列に接続した
回路を２組備え、電源電圧に対して中間レベルの入力信
号対を前記２組の直列接続回路の電源側、グランド側の
各トランジスタのゲートに、一方の組と他方の組では該
電源側、グランド側が逆になるようにして加え、これら
２組の直列接続回路の各直列接続点をレベルシフトした
信号対の出力端としてなる構成とする。
（産業上の利用分野）
本発明は、電源電圧に対して中間レベルの信号対を利用
する半導体回路に関する。
する半導体回路に関する。
電源電圧を５■として２．５Ｖ、３．５Ｖなどの中間レ
ベルの出力を生じる回路は多く、また出力は一方がＨ（
ハイ）なら他方はＬ（ロー〉と、逆位相である信号対を
入／出力する回路も多い。
ベルの出力を生じる回路は多く、また出力は一方がＨ（
ハイ）なら他方はＬ（ロー〉と、逆位相である信号対を
入／出力する回路も多い。
〔従来の技術］
中間レヘル信号対を利用する回路を構成する場合、回路
相互間の信号電位の最適化を行なう必要がある０例えば
中間レベル■１の出力を生じる回路Ａを回路Ｃへ入力す
るには、回路Ｃの入力レベルをＶ、にするか、回路Ｃの
入力レベルが中間レベル■３なら回路Ａの出力レベルを
該■、に変更する、或いはこれらの両者を行なう即ち入
出力レベルヲ中間レベルＶ４にして回路Ａの出力レベル
と回路Ｃの入力レベルを該■４にする必要がある。
相互間の信号電位の最適化を行なう必要がある０例えば
中間レベル■１の出力を生じる回路Ａを回路Ｃへ入力す
るには、回路Ｃの入力レベルをＶ、にするか、回路Ｃの
入力レベルが中間レベル■３なら回路Ａの出力レベルを
該■、に変更する、或いはこれらの両者を行なう即ち入
出力レベルヲ中間レベルＶ４にして回路Ａの出力レベル
と回路Ｃの入力レベルを該■４にする必要がある。
従来、この回路入／出力信号電位の最適化を行なうには
、回路入／出力部の回路定数の最適化を行なっている。
、回路入／出力部の回路定数の最適化を行なっている。
しかしこれを行なうと、それぞれの回路本来の性能を充
分に発揮できない、回路構成上の制約となる、等の問題
がある。
分に発揮できない、回路構成上の制約となる、等の問題
がある。
また出力が中間レベル■、の回路Ａと出力が中間レベル
ｖ２の回路Ｂの各出力を回路Ｃに入力する、等の場合も
あり、この場合は各回路の入／出力部の回路定数を変え
て最適化するという方法は、どれに合わせるかの問題が
生じ、かなり厄介である。
ｖ２の回路Ｂの各出力を回路Ｃに入力する、等の場合も
あり、この場合は各回路の入／出力部の回路定数を変え
て最適化するという方法は、どれに合わせるかの問題が
生じ、かなり厄介である。
〔発明が解決しようとする課題〕
このように従来の方法では、中間レベルの信号対を利用
する半導体回路を構成するに際し、自由な回路構成がで
きず、高性能な回路を構成するためには？！雑な回路を
必要としていた。
する半導体回路を構成するに際し、自由な回路構成がで
きず、高性能な回路を構成するためには？！雑な回路を
必要としていた。
それ数本発明は、それぞれの回路の接続を容易にし、各
回路の本来の性能が充分発揮されるようにすることを目
的とするものである。
回路の本来の性能が充分発揮されるようにすることを目
的とするものである。
第１図に本発明の半導体回路を示す。（ａ）は中間レベ
ルの入力信号対Ｓ。百をそれより低い所望中間レベルの
信号対Ｓｓ、ＳＮにダウンする中間レベルシフト回路で
あり、（ｂ）は中間レベルの入力信号対Ｓ。百をそれよ
り高い所望中間レベルの信号対ＳＰ、ＳＦヘアツブする
中間レベルシフト回路である。
ルの入力信号対Ｓ。百をそれより低い所望中間レベルの
信号対Ｓｓ、ＳＮにダウンする中間レベルシフト回路で
あり、（ｂ）は中間レベルの入力信号対Ｓ。百をそれよ
り高い所望中間レベルの信号対ＳＰ、ＳＦヘアツブする
中間レベルシフト回路である。
これらの図でＴＮはＮチャネルＭＯ３）ランジスタ、Ｔ
、はＰチャネルＭＯＳトランジスタであり（１＋２＋・
・・は相互を区別する添字）、図示のように（ａ）はＮ
チャネルＭＯ３）ランジスタを、（ロ）はＰチャネルＭ
Ｏ３）ランジスタを、２個直列にしたものの２１で構成
され、各トランジスタのゲートが入力信号Ｓ、百を受け
、各組の直列接続点が出力端になる。
、はＰチャネルＭＯＳトランジスタであり（１＋２＋・
・・は相互を区別する添字）、図示のように（ａ）はＮ
チャネルＭＯ３）ランジスタを、（ロ）はＰチャネルＭ
Ｏ３）ランジスタを、２個直列にしたものの２１で構成
され、各トランジスタのゲートが入力信号Ｓ、百を受け
、各組の直列接続点が出力端になる。
（ａ）では信号Ｓは直列接続回路Ｔ１とＴ。％ ＴＮ３
とＴＮ４の電源側トランジスタＴＮｌとグランド側トラ
ンジスタＴ）１４に、信号百はグランド側トランジスタ
ＴＮ、と電源側トランジスタＴＮ３に即ち電源側、グラ
ンド側を逆にして加えられる。（ｂ）も同様で、信号Ｓ
。百は直列接続回路ＴＰｌとＴＰ！ｌ ＴＦ３とＴＰ４
の各トランジスタのゲートへ、Ｓ、百では電源側、グラ
ンド側を逆にして加える。
とＴＮ４の電源側トランジスタＴＮｌとグランド側トラ
ンジスタＴ）１４に、信号百はグランド側トランジスタ
ＴＮ、と電源側トランジスタＴＮ３に即ち電源側、グラ
ンド側を逆にして加えられる。（ｂ）も同様で、信号Ｓ
。百は直列接続回路ＴＰｌとＴＰ！ｌ ＴＦ３とＴＰ４
の各トランジスタのゲートへ、Ｓ、百では電源側、グラ
ンド側を逆にして加える。
この回路では入力信号対Ｓ。百が第２図に示すように電
源ｖｃｅに対し中間のレベルであると、第１図（ａ）で
はそれより低い電位の信号対ＳＮ、Ｓ、を出力し、第１
図（ト））ではそれより高い電位の信号対ＳＰ、Ｓｐを
出力する。この高／低の程度は、直列接続された一対の
トランジスタの電流駆動能力の比で決まる。
源ｖｃｅに対し中間のレベルであると、第１図（ａ）で
はそれより低い電位の信号対ＳＮ、Ｓ、を出力し、第１
図（ト））ではそれより高い電位の信号対ＳＰ、Ｓｐを
出力する。この高／低の程度は、直列接続された一対の
トランジスタの電流駆動能力の比で決まる。
電流駆動能力はトランジスタのサイズ（ゲート長）、直
列接続回路ではトランジスタが電源側にあるのかグラン
ド側にあるのか（ゲート・ソース間電圧）などにより定
まるから、これらにより入力信号対に対する出力信号対
のレベルシフト量を所望値にすることができる。但しく
ａ）ではＮチャネルトランジスタを使用しているので、
出力信号Ｓ８百、は入力信号Ｓ、百よりトランジスタの
闇値電圧以下に下り、（１））ではＰチャネルトランジ
スタを使用しているから、出力信号ＳＰ＋ Ｓｒは入
力信号Ｓ。百よりトランジスタの闇値電圧以上に上り、
これ以上または以下にはできない。
列接続回路ではトランジスタが電源側にあるのかグラン
ド側にあるのか（ゲート・ソース間電圧）などにより定
まるから、これらにより入力信号対に対する出力信号対
のレベルシフト量を所望値にすることができる。但しく
ａ）ではＮチャネルトランジスタを使用しているので、
出力信号Ｓ８百、は入力信号Ｓ、百よりトランジスタの
闇値電圧以下に下り、（１））ではＰチャネルトランジ
スタを使用しているから、出力信号ＳＰ＋ Ｓｒは入
力信号Ｓ。百よりトランジスタの闇値電圧以上に上り、
これ以上または以下にはできない。
この回路を使用すれば、中間レベル信号対を利用する回
路において、該回路の入／出力部の構成を変えることな
く、入／出力信号電位の最適化を行なうことができる。
路において、該回路の入／出力部の構成を変えることな
く、入／出力信号電位の最適化を行なうことができる。
例えば回路Ａ、Ｂの出力信号レベルはＶ ｌ＋ Ｖ ２
、これらの信号を受ける回路Ｃの最適入力信号レベル
は■、であれば、第１図の回路を介在させてＶ、−Ｖ、
、Ｖ２→■、のレベルシフトを行なえばよく、回路Ａ−
Ｃの入／出力部の回路構成の変更は不要である。
、これらの信号を受ける回路Ｃの最適入力信号レベル
は■、であれば、第１図の回路を介在させてＶ、−Ｖ、
、Ｖ２→■、のレベルシフトを行なえばよく、回路Ａ−
Ｃの入／出力部の回路構成の変更は不要である。
〔実施例）
第３図に本発明の実施例を示す。メモリチップ上にセル
アレイが複数個あるものがあり、本例ではそれが４個あ
る。各セルアレイの読出し出力はセンスアンプ１１〜１
４の出力ＳＡと５Ａ−３ＥとＳＥとして得られ、これら
のセルアレイの読出し出力の１つが選択されてセンスア
ンプ１６に入力し、該アンプの出力ＳＦとＳＦがチップ
外へ出力されるが、チップ上のセルアレイの配列上の問
題で、セルアレイ４は出力端（センスアンプ１６）に近
いが、セルアレイ１〜３は出力端から遠く、信号の減衰
が懸念されることがある。このような場合は中間増幅す
るという手法がとられる。センスアンプ１５がその中間
増幅用である。中間増幅すると、それをしないものに比
べて著しいレベル差が生しることがあり、またセンスア
ンプは入力レベルにより出力レベルが変わるという特性
があり、このような場合に本発明のレベルシフト回路が
有効である。トランジスタＴＳ、とＴＳ、、ＴＳ、とＴ
Ｓ、、ＴＳ、とＴＳｉ、ＴＳ７とＴ Ｓ ｔｒがそのレ
ベルシフト回路であり、センスアンプ１６に同じレベル
で、該センスアンプにとって最適なレベルで入力するよ
うにする。ＴＴ、とＴＴ、。
アレイが複数個あるものがあり、本例ではそれが４個あ
る。各セルアレイの読出し出力はセンスアンプ１１〜１
４の出力ＳＡと５Ａ−３ＥとＳＥとして得られ、これら
のセルアレイの読出し出力の１つが選択されてセンスア
ンプ１６に入力し、該アンプの出力ＳＦとＳＦがチップ
外へ出力されるが、チップ上のセルアレイの配列上の問
題で、セルアレイ４は出力端（センスアンプ１６）に近
いが、セルアレイ１〜３は出力端から遠く、信号の減衰
が懸念されることがある。このような場合は中間増幅す
るという手法がとられる。センスアンプ１５がその中間
増幅用である。中間増幅すると、それをしないものに比
べて著しいレベル差が生しることがあり、またセンスア
ンプは入力レベルにより出力レベルが変わるという特性
があり、このような場合に本発明のレベルシフト回路が
有効である。トランジスタＴＳ、とＴＳ、、ＴＳ、とＴ
Ｓ、、ＴＳ、とＴＳｉ、ＴＳ７とＴ Ｓ ｔｒがそのレ
ベルシフト回路であり、センスアンプ１６に同じレベル
で、該センスアンプにとって最適なレベルで入力するよ
うにする。ＴＴ、とＴＴ、。
ＴＴ、とＴＴ、。は選択ゲートを構成するトランジスタ
、Ｄ、Ｅは選択信号である。
、Ｄ、Ｅは選択信号である。
信号Ａ−Ｃは１つのみＨとなり、これによりセンスアン
プ１１−１３のうちの１つの出力対が選択され、センス
アンプ１５に加わる。また信号り。
プ１１−１３のうちの１つの出力対が選択され、センス
アンプ１５に加わる。また信号り。
Ｅのうちの１つがＨになり、これによりセンスアンプ１
４．１５の出力対ＳＤとＳＤ、ＳＥとＳＥをレベルシフ
トしたものの一方が選択され、センスアンプ１６に加わ
る。レベルシフト回路ＴＳ。
４．１５の出力対ＳＤとＳＤ、ＳＥとＳＥをレベルシフ
トしたものの一方が選択され、センスアンプ１６に加わ
る。レベルシフト回路ＴＳ。
〜ＴＳ、、ＴＳ、〜ＴＳ、の追加でセンスアンプ１６に
入力する信号のレベルを同じにすることができ、センス
アンプ１６はその１つの入力信号レベルに最適の回路定
数に設定することができる。
入力する信号のレベルを同じにすることができ、センス
アンプ１６はその１つの入力信号レベルに最適の回路定
数に設定することができる。
第１図のレベルシフト回路は、入力信号レベルを合わせ
るという目的の他にも利用できる。例えば、Ｎチャネル
ＭＯＳトランジスタを用いたトランスファゲートは、ソ
ースドレイン電位がゲート電位より低い方が、Ｖｔｈ落
ちなどの問題がなく好ましいが、この目的では第１図の
レベルシフト回路を用いて伝達される信号電位を下げる
ことが有効である。
るという目的の他にも利用できる。例えば、Ｎチャネル
ＭＯＳトランジスタを用いたトランスファゲートは、ソ
ースドレイン電位がゲート電位より低い方が、Ｖｔｈ落
ちなどの問題がなく好ましいが、この目的では第１図の
レベルシフト回路を用いて伝達される信号電位を下げる
ことが有効である。
第４図は第１図のセンスアンプの回路例を示す。
図示のようにこれはＰチャネルＭＯ３）ランジスタＴ１
〜Ｔ４及びＮチャネルＭＯＳトランジスタＴ、〜Ｔ、。
〜Ｔ４及びＮチャネルＭＯＳトランジスタＴ、〜Ｔ、。
で構成される。Ｔ１とＴ、、Ｔ、とＴ４はカレントミラ
ーを構成し、Ｔ、とＴ＆、Ｔ’ｒとＴ、は入力信号対Ｓ
、とＳｉを受けるドライバトランジスタである。トラン
ジスタＴ、とＴｌ（１は、電＃電圧が変動しても仮想接
地点（Ｔ、とＴ６゜Ｔ、とＴ、の共通ソース）の電位が
余り変動しないようにして動作マージンを拡げる。出力
信号対Ｓｏ、Ｓ。は入力信号対Ｓｉ＋ Ｓｔを、その
高電位側のものより高く、低電位側のものより低く、拡
大したものである。
ーを構成し、Ｔ、とＴ＆、Ｔ’ｒとＴ、は入力信号対Ｓ
、とＳｉを受けるドライバトランジスタである。トラン
ジスタＴ、とＴｌ（１は、電＃電圧が変動しても仮想接
地点（Ｔ、とＴ６゜Ｔ、とＴ、の共通ソース）の電位が
余り変動しないようにして動作マージンを拡げる。出力
信号対Ｓｏ、Ｓ。は入力信号対Ｓｉ＋ Ｓｔを、その
高電位側のものより高く、低電位側のものより低く、拡
大したものである。
第５図は本発明の他の実施例で、第１図の回路にトラン
ジスタＴ ｓ ｓ ＋ Ｔ Ｎ ｂ ＋ Ｔ Ｐ ｓ
＋ Ｔ ｐ ｂを追加し、これを（ａ）ではグランド側
、（ｂ）では電源側に直列に挿入している。これで、（
ａ）ではグランド側のトランジスタの、（ｂ）では電源
側のトランジスタの電流駆動能力が下がり、レベルシフ
ト量が小になる。
ジスタＴ ｓ ｓ ＋ Ｔ Ｎ ｂ ＋ Ｔ Ｐ ｓ
＋ Ｔ ｐ ｂを追加し、これを（ａ）ではグランド側
、（ｂ）では電源側に直列に挿入している。これで、（
ａ）ではグランド側のトランジスタの、（ｂ）では電源
側のトランジスタの電流駆動能力が下がり、レベルシフ
ト量が小になる。
これらは直列に接続する代りに並列に接続してもよく、
これでグランド側、電源側のトランジスタの電流駆動能
力が上ってレベルシフト量が大になる。
これでグランド側、電源側のトランジスタの電流駆動能
力が上ってレベルシフト量が大になる。
〔発明の効果）
以上説明したように本発明では、中間レベルの信号対の
レベルをシフトアップ／シフトダウンすることができ、
中間レベルの信号対を利用する半導体回路において各回
路の人、出力端の接続を簡単に行なうことができ、各回
路の人、出力部をその人、出力レベルを考慮することな
く最適な回路構成とすることができて各回路本来の性能
を充分発揮させるようにすることができる。
レベルをシフトアップ／シフトダウンすることができ、
中間レベルの信号対を利用する半導体回路において各回
路の人、出力端の接続を簡単に行なうことができ、各回
路の人、出力部をその人、出力レベルを考慮することな
く最適な回路構成とすることができて各回路本来の性能
を充分発揮させるようにすることができる。
第１図は本発明の半導体回路を示す回路図、第２図は動
作説明用の特性図、 第３図は本発明の実施例を示す回路図、第４図はセンス
アンプの回路図、 第５図は本発明の他の実施例を示す回路図である。 第を図でＴＮはＮチャネルＭＯＳトランジスタ、Ｔ、は
ＰチャネルＭＯ３）ランジスタ、Ｓ、百は入力信号対、
３Ｎ、ＳＮ及びＳＰ、ＳＰは出力信号対である。 出 願人 富士通株式会社
作説明用の特性図、 第３図は本発明の実施例を示す回路図、第４図はセンス
アンプの回路図、 第５図は本発明の他の実施例を示す回路図である。 第を図でＴＮはＮチャネルＭＯＳトランジスタ、Ｔ、は
ＰチャネルＭＯ３）ランジスタ、Ｓ、百は入力信号対、
３Ｎ、ＳＮ及びＳＰ、ＳＰは出力信号対である。 出 願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 １、同じ導電型のＭＯＳトランジスタ２個（Ｔ＿Ｎ＿１
とＴ＿Ｎ＿２，…）を直列に接続した回路を２組備え、
電源電圧に対して中間レベルの入力信号対（Ｓ，＠Ｓ＠
）を前記２組の直列接続回路の電源側、グランド側の各
トランジスタのゲートに、一方の組と他方の組では該電
源側、グランド側が逆になるようにして加え、 これら２組の直列接続回路の各直列接続点をレベルシフ
トした信号対（Ｓ＿Ｎと＠Ｓ＠＿Ｎ，…）の出力端とし
てなることを特徴とする半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222488A JP2690060B2 (ja) | 1989-08-29 | 1989-08-29 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222488A JP2690060B2 (ja) | 1989-08-29 | 1989-08-29 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0385817A true JPH0385817A (ja) | 1991-04-11 |
| JP2690060B2 JP2690060B2 (ja) | 1997-12-10 |
Family
ID=16783216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1222488A Expired - Lifetime JP2690060B2 (ja) | 1989-08-29 | 1989-08-29 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690060B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258891A (ja) * | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
| JP2009065633A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| US8125274B2 (en) | 2009-07-31 | 2012-02-28 | Renesas Electronics Corporation | Differential amplifier |
| JP5328920B2 (ja) * | 2009-08-10 | 2013-10-30 | 株式会社アドバンテスト | 差動型ｓｒフリップフロップおよびそれを用いた試験装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5877318A (ja) * | 1981-11-02 | 1983-05-10 | Hitachi Ltd | レベル変換回路 |
-
1989
- 1989-08-29 JP JP1222488A patent/JP2690060B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5877318A (ja) * | 1981-11-02 | 1983-05-10 | Hitachi Ltd | レベル変換回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258891A (ja) * | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
| JP2009065633A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| US8710886B2 (en) | 2007-09-04 | 2014-04-29 | Hynix Semiconductor Inc. | Semiconductor memory device and method for driving the same |
| US8125274B2 (en) | 2009-07-31 | 2012-02-28 | Renesas Electronics Corporation | Differential amplifier |
| US8384480B2 (en) | 2009-07-31 | 2013-02-26 | Renesas Electronics Corporation | Differential amplifier |
| JP5328920B2 (ja) * | 2009-08-10 | 2013-10-30 | 株式会社アドバンテスト | 差動型ｓｒフリップフロップおよびそれを用いた試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690060B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| KR930000970B1 (ko) | 반도체 집적회로의 출력회로 | |
| JP2909990B2 (ja) | Ｃｍｏｓ回路 | |
| JPS631778B2 (ja) | ||
| EP0490690A1 (en) | Amplifier circuit | |
| JPH0385817A (ja) | 半導体回路 | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| US4687955A (en) | Schmitt circuit with MIS field effect transistors | |
| JPH07202670A (ja) | デコーダ回路 | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| EP0548551A1 (en) | Logic circuit having high speed low power consumption characteristic | |
| JP2514988B2 (ja) | センスアンプ回路 | |
| KR100272481B1 (ko) | 감소된트랜지스터수로이루어진프로그램가능한버퍼회로 | |
| JPH0210763A (ja) | 半導体集積回路 | |
| JP3107014B2 (ja) | モード選択回路 | |
| JPH0213490B2 (ja) | ||
| JPH04134791A (ja) | データ読み出し回路 | |
| JPH02177200A (ja) | 半導体記憶装置のテスト装置 | |
| JPS6223924B2 (ja) | ||
| JPH05315932A (ja) | 出力バッファ回路 | |
| JPH03196092A (ja) | デコード回路 | |
| JPH07254279A (ja) | 電源負荷回路及び半導体記憶装置 | |
| JPH0329198A (ja) | バッファ回路 | |
| JPH0756940B2 (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |