JPH0389536A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第７図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ｉ）第１の実施例（第２図、第３図）（ｉｉ　）第２
の実施例（第４図〜第６図）発明の効果 〔概要〕 半導体装置、特にスタンダードセル方式のＬＳＩ（半導
体集積回路）におけるメタル多層配線間の接続に関し、 該メタル多層配線の２層、３層配線間の接続を工夫し、
２層配線領域を多く確保して電源供給線を増加すること
を目的とし、 半導体セルに配置された第１の配線と、前記第１の配線
上に配置された第２の配線と、前記第２の配線上に配置
された第３の配線とを具備し、前記第２の配線と第３の
配線とは、前記半導体セル以外のコンタクト領域におい
て接続されていることを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装置に関するものであり、更に詳しく
言えばスタンダードセル方式のＬＳＩにおけるメタル多
層配線の接続に関するものである。

近年のＬＳＩ設計においては、該Ｌｓ［の大規模化、高
密度化、そしてその動作の高速化が要求されている。こ
れらを実現するためには、回路素子や配線を微細化し、
さらにＬＳＩの動作周波数を高くする必要がある。

しかし、配線の微細化によりこれに流すことの出来る電
流は小さくなり、その一方で動作周波数の上昇は各素子
における消費電流を増加させる。

また、電源の配線幅を広くすることはＬＳＩのチップサ
イズに大きく影響を及ぼす。

そこで、メタル多層配線の接続を工夫し、セルへの電源
供給線の本数を増加することができる装置が望まれてい
る。

〔従来の技術〕

第７図（ａ）、（ｂ）は、従来例の半導体装置に係る説
明図である。

同図（ａ）は、そのメタル多層配線に係る平面図を示し
ている。

同図（ａ）において、スタンダードセル方式の半導体装
置は、スタンダードセル２に配置され、各トランジスタ
に接続される第１層配！！（＋）３ａ、同配線（−）３
ｂと、該配線３ａ、３ｂ上に交差するように配置された
第２層配線（＋）４ａ。

同配線（−）４ｂと、該配線４ａ、４ｂ上、に第１層配
線３ａ、３ｂと平行に配置された第３層の配線（＋）５
ａ、同配線（−）５ｂとを具備している。

同図（ｂ）は、同図（ａ）Ｘ１３−Ｙ１３矢視断面を示
している。

同図（ｂ）において、第１層配線３ａと第２層配線４ａ
とはスタンダードセル２の領域上で第１のコンタクトホ
ール６を介して接続されている。

また、第２Ｎ配！！４ａと第３層配線４ｂとは、同様に
セル領域上で第２のコンタクトホール７を介して接続さ
れている。

これにより、スタンダードセル２のトランジスタに、第
３層配線（＋）５ａ→第２層配線（＋）４ａ→第２層配
線（＋）３ａを通して正電源が供給される。同様に配線
５ｂ→４ｂ→３ｂを通して負電源が供給されている。

〔発明が解決しようとする課題〕

ところで、従来例によれば半導体チップの微細化、高集
積化に伴い、スタンダードセル２を構成するトランジス
タも増加傾向にある。これにより第１層配線３ａ、３ｂ
の増加が余儀なくされている。

従って、第１層配線３ａ、３ｂに確実に電源が供給され
るためには、第２層配線４ａ、４ｂの設置本数を多くす
る必要がある。このことは、第１層配！９１３ａ、３ｂ
と第２層配線４ａ、４ｂとを接続する第１のコンタクト
ホール６の設置増加に関連している。

一方、第３層配線５ａ、５ｂに流れる総合電流は、半導
体チップの高集積化により増加傾向にある。この結果、
第３層配線５ａ、５ｂと第２層配線４ａ、４ｂとを接続
する第２のコンタクトホール７は、微細化が可能とはい
え、接触抵抗等の見地から縮小に限界がある。

このため、第２Ｎ配Ｍ４ａ、４ｂと第３Ｎ配線５ａ、５
ｂとを、セル領域上の第２のコンタクトホール７におい
て接続すると、次のような問題を生ずることがある。

■第２のコンタクトホールの比例縮小制限から第２層配
線４ａ、４ｂの設置可能な領域が制限される。これは、
第２のコンタクトホール７と異なった極性の第２配線Ｎ
４ａ又は４ｂや数多く点在する第１のコンタクトホール
との間の絶縁を強調する必要上、その微細化の妨げとな
る。

■また、２Ｎ配線４ａ１本が負担するセル供給電流が増
加して、発熱の原因になったり、第２のコンタクトホー
ル７での電圧降下により、トランジスタの誤動作の原因
になる。

本発明はかかる従来例の問題点に鑑み創作されたもので
あり、メタル多層配線に上下層間の接続を工夫し、２層
の配線領域を多数確保して電源供給線を増加することを
可能とする半導体装置の提供を目的とする。

〔課題を解決するための手段〕

第１図（ａ）、（ｂ）は、本発明の半導体装置に係る原
理図を示している。

その装置は、同図（ａ）にその平面図、同図（ｂ）にそ
のＸｌ−Ｙｌ矢視断面図を示すように、半導体セルｔｉ
に配置された第１の配線１２と、前記第１の配線１２上
に配置された第２の配線１３と、前記第２の配線１３上
に配置された第３の配線１４とを具備し、前記第２の配
＄１１３と第３の配線１４とは、前記半導体セル１１以
外のコンタクト領域１５において接続されていることを
特徴とし、上記目的を達成する。

〔作用〕

本発明によれば、第２の配線１３と第３の配線１４とは
、半導体セルｌｌ以外のコンタクト領域１５において接
続されている。

このため、第２の配線１３の間隔は、第１の配９１２と
該第２の配線１３とを接続するコンタクトホールＷの近
接限界まで縮小可能となる。

これにより、従来例に比べて、第２の配線可能領域が大
幅に確保され、該第２の配線１３の設置本数の増加を図
ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜６図は、本発明の実施例に係る半導体集積回路装
置を説明する図である。

に）第１の実施例の説明 第２図、第３図は、本発明の第１の実施例の半導体装置
に係る平面図およびそのＸ１ｌ−Ｙｌｌ矢視面図を示し
ている。

第２図において、２２は半導体基板２１に設けられたス
タンダードセルである。スタンダードセル２２は、ゲー
トアレイと比較すると、セル内のトランジスタが、例え
ば駆動電流を多く消費する出力バッファや電流を比較的
消費しない信号処理回路からなっている。

２３ａは第１の配線１２の一実施例となる第１配線層（
＋）であり、スタンダードセル２２上に配置されている
。該配線２３ａは、セル２２内のトランジスタに直接、
正電源を供給するものであり、アル砒ニウムやその合金
配線からなる。同様に、２３ｂは、第１層配線（−）で
あり、セル内に負電源を供給するものである。

２４ａは、第２の配！１１１１３の一実施例となる第２
層配線（＋）であり、第１層配＊２１１ａ、２３ｂ上に
交差して配置されている。

なお、当該装置の断面図を第３図に示すように、各配線
２３ａ、２３ｂや２４ａ、２４ｂ間には絶縁物が形成さ
れているが、説明を容易にするため絶縁物に係る説明を
省略することにする。

第１層配線２３ａは、第１層配線２３ａに正電源を供給
する電源供給線である。また、配線２３ａと２４ａとは
、第３図に示すように、セル上において、第１のコンタ
クトホール（＋）２７ａにより接続されている。同様に
、２４ｂは第２層配＊　（−）であり、第１層配線２３
ｂに負電源を供給するものである。また、配線２３ｂと
２４ｂとは、同セル上において、第１のコンタクトホー
ル（−）２７ｂにより接続されている。第１のコンタク
トホール２７ａ、２７ｂは、駆動電流の多い出力バッフ
ァトランジスタ付近に配置されている。

２５ａは第３の配！＊１４の一実施例となる第３層配線
（＋）であり、セル２２上において、第２層配線２４ａ
、２４ｂに交差、すなわち第１層配線２３ａ、２３ｂと
平行に配置されている。第３層配置１２５ａは、第２層
配置１２４ａに正電源を供給する電源供給線である。ま
た、配Ｍ２４ａと２５ａとは、セル２２以外の半導体基
板上、例えば配ｍ５Ｊｆ域において、第２のコンタクト
ホール（＋）２６ａにより接続されている。同様に、２
５ｂは第３層配線（−）であり、第２層配線２４ｂに負
電源を供給するものである。また、配線２４ｂと２５ｂ
とは、同領域において、第２のコンタクトホール（−）
２６ｂにより接続されている。

この第３層配線２５ａ、２５ｂは、当該装置の外部電源
バンドに接続されている。

第１のコンタクトホール２７ａ、２７ｂと第２のコンタ
クトホール２６ａ、２６ｂとの大きさを比較すると、該
コンタクトホール２７ａ、２７ｂが小さく、２６ａ、２
６ｂが大きくされている。

これは、配線２３ａ、２３ｂへの電流供給量が少なく、
これに比べて配線２４ａ、２４ｂへの電流供給量が多く
なることにより、それらのコンタクト部における電圧降
下を極力小さく抑えるためである。

このようにして、第１の実施例によれば、第２層配線２
４ａ、２４ｂと第３層配線２５ａ、２５ｂとはスタンダ
ードセル２２以外の半導体基板２１上の配線領域におい
て接続されている。

このため、第２層配線（＋）２４ａ、同配線（−）２４
ｂの間隔を、第１のコンタクトホール２７ａ、２７ｂの
絶縁が許容される近接限界まで縮小することができる。

これにより、従来例に比べて第２層配線可能領域を大幅
に確保することができ、第２層配線２４ａ、２４ｂの設
置本数を増加することが可能となる。

（ｉｉ）第２の実施例の説明 第４．第５図は、本発明の第２の実施例の半導体装置に
係る平面図およびそのＸ１２−Ｙ１２矢視断面図を示し
ている。

第４図において、第１の実施例と異なるのは、第２の実
施例では第３Ｎ配線３５ａ、３５ｂと第２のコンタクト
ホール３６ａ、３６ｂとがスタンダードセル３２上以外
の配線領域に設けられているものである。

すなわち、第１の実施例の第３層配線２５ａ。

２５ｂがセル２２上に設けられ、該配線２５ａ。

２５ｂをセル以外の領域に延在して第２層配線２４ａ、
２４ｂと接続するのに対して、第２の実施例では、第３
層配線３５ａ、３５ｂは、セル３２上になく、セル３２
以外の領域に設けられ、第２のコンタクトホール３６ａ
や３６ｂにより、第２層配線３４ａ、３４ｂと接続され
るものである。

従って、第５図に示すように、第３Ｎ配線３５ａ、３５
ｂの間隔は、セル２２．３２の幅を同一と仮定した場合
、第１の実施例の第３層配＊２５ａ、２５ｂの間隔に比
較して広くなる。これにより、第３層配線３５ａと３５
ｂとの間の配線領域を電源供給線以外の配線に使用する
ことができる。

第６図は、第２の実施例に係る第３層配線（信号Ｎ）の
説明図である。

図において、３５ｃは第３層配線（信号線）であり、ス
タンダードセル３２．多層配線等により槽底された機能
ブロックＡからＣへ配線されるものである。これによれ
ば、スタンダードセル３２上から第３層配線３５ａ、３
５ｂを配線領域に移設することにより、信号線３５ｃを
直接、機能ブロックＢ上を通過させることができる。こ
れにより、信号線３５ｃが配線領域を引き回されること
がなくなる。

このようにして、第２の実施例によれば、第１の実施例
と同様に、第２層配線３４ａ、３４ｂと第３層配線とは
スタンダードセル３２以外の半導体基板３１上の配線領
域において接続されている。

このため、第１の実施例と同様に、第２層配線３４ａ、
３４ｂの設置本数を増加することができるのに加えて、
信号線３５ｃを機能ブロック間ＡＣにおいて、最短距離
で結線することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、第２第３層配線
を接続する第２のコンタクトホールがセル上にないため
、第２層配線を増加すること、および該セル上に信号線
を通過させることができる。

このため、第１Ｎ配線が増加しても、従来例に比べて第
２層配線１本の電流供給に係る負担を軽減することがで
きる。

また、本発明によれば、第３層の信号線により、機能ブ
ロック間を最短距離で連絡することが可能となる。

これにより、高集積度、かつ高性能の半導体装置の製造
に寄与するところが大きい。

【図面の簡単な説明】

第１図は、本発明の半導体装置に係る原理図、第２図は
、本発明の第１の実施例の半導体装置、に係る平面図、 第３図は、本発明の第１の実施例の半導体装置に係るＸ
１ｌ−Ｙｌｌ矢視断面図、 第４図は、本発明の第２の実施例の半導体装置に係る平
面図、 第５図は、本発明の第２の実施例の半導体装置に係るＸ
１２−Ｙ１２矢視断面図、 第６図は、本発明の第２の実施例に係る第３層配線（信
号線）の説明図、 第７図は、従来例の半導体装置に係る説明図である。 （符号の説明） １１・・・半導体セル、 ２・・・第１の配線、 ３・・・第２の配線、 ４・・・第３の配線、 ５・・・コンタクト領域。

Claims (1)

1. 【特許請求の範囲】 半導体セル（１１）に配置された第１の配線（１２）と
   、 前記第１の配線（１２）上に配置された第２の配線（１
   ３）と、 前記第２の配線（１３）上に配置された第３の配線（１
   ４）とを具備し、 前記第２の配線（１３）と第３の配線（１４）とは、前
   記半導体セル（１１）以外のコンタクト領域（１５）に
   おいて接続されていることを特徴とする半導体装置。