JPH0390984A - Ｉｃデバイスのテスト装置 - Google Patents
Ｉｃデバイスのテスト装置Info
- Publication number
- JPH0390984A JPH0390984A JP1226527A JP22652789A JPH0390984A JP H0390984 A JPH0390984 A JP H0390984A JP 1226527 A JP1226527 A JP 1226527A JP 22652789 A JP22652789 A JP 22652789A JP H0390984 A JPH0390984 A JP H0390984A
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- devices
- defective
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣデバイスのテスト装置、特にＩＣカードの
テストに適したＩＣデバイスのテスト装置に関する。
テストに適したＩＣデバイスのテスト装置に関する。
磁気カードに代わる新しい媒体としてＩＣカードが注目
されつつあるが、このＩＣカードは磁気カードに比べて
非常に複雑な機能を有するため、製品出荷時には厳密な
テストが要求される。ＩＣカードに対するテストは、通
常、外部から所定のデータをＩＣカードに与え、これに
応答してＩＣカード側から出力される応答データが期待
どおりのものであるか否かを判定することによって行わ
れる。このようなＩＣカードのテストを行うための装置
としては、パソコンにテスト用モジュールを接続したも
のが一般的に用いられている。
されつつあるが、このＩＣカードは磁気カードに比べて
非常に複雑な機能を有するため、製品出荷時には厳密な
テストが要求される。ＩＣカードに対するテストは、通
常、外部から所定のデータをＩＣカードに与え、これに
応答してＩＣカード側から出力される応答データが期待
どおりのものであるか否かを判定することによって行わ
れる。このようなＩＣカードのテストを行うための装置
としては、パソコンにテスト用モジュールを接続したも
のが一般的に用いられている。
ＩＣカードを現在の磁気カード並みに普及させるには、
量産化を図る必要がある。しかしながら、前述したパソ
コンを用いたテスト装置では、ＩＣカードを１枚ずつテ
ストすることしかできず、量産工程にとうてい対応でき
るものではない。
量産化を図る必要がある。しかしながら、前述したパソ
コンを用いたテスト装置では、ＩＣカードを１枚ずつテ
ストすることしかできず、量産工程にとうてい対応でき
るものではない。
そこで本発明は、多数のＩＣデバイスを一度にテストで
き、量産化に対応できるＩＣデバイスのテスト装置を提
供することを目的とする。
き、量産化に対応できるＩＣデバイスのテスト装置を提
供することを目的とする。
本発明は、テスト対象となるｎ個のＩＣデバイスそれぞ
れにテストデータを与えるドライブ装置と、 テストデータに応答して、各ＩＣデバイスから出力され
る応答データが、所定の明待データと一致している場合
には良、一致していない場合には不良のテスト結果を、
各ＩＣデバイスごとに出力するｎ個のコンパレータと、 このコンパレータからのテスト結果を受け、このテスト
結果に基づいて、ｎ個のＩＣデバイスに対して並行して
テストデータを所定時間ごとに複数回与えるように、ド
ライブ装置に指令を与えるパラレルプロセス装置と、 によってＩＣデバイスのテスト装置を構成し、パラレル
プロセス装置は、コンパレータからのテスト結果が所定
の設定時間内に得られなかった場合には、不良のテスト
結果が得られたものと認識し、かつ、不良のテスト結果
が所定回数得られたＩＣデバイスに対しては、以後はテ
ストデータを与えないようドライブ装置に指令するよう
に構成したものである。
れにテストデータを与えるドライブ装置と、 テストデータに応答して、各ＩＣデバイスから出力され
る応答データが、所定の明待データと一致している場合
には良、一致していない場合には不良のテスト結果を、
各ＩＣデバイスごとに出力するｎ個のコンパレータと、 このコンパレータからのテスト結果を受け、このテスト
結果に基づいて、ｎ個のＩＣデバイスに対して並行して
テストデータを所定時間ごとに複数回与えるように、ド
ライブ装置に指令を与えるパラレルプロセス装置と、 によってＩＣデバイスのテスト装置を構成し、パラレル
プロセス装置は、コンパレータからのテスト結果が所定
の設定時間内に得られなかった場合には、不良のテスト
結果が得られたものと認識し、かつ、不良のテスト結果
が所定回数得られたＩＣデバイスに対しては、以後はテ
ストデータを与えないようドライブ装置に指令するよう
に構成したものである。
本発明のＩＣデバイスのテスト装置によれば、ドライブ
装置は複数のＩＣデバイスに対して並列にテストデータ
を与えることができる。すなわち、複数のＩＣデバイス
に対して同時にテストを行うことが可能である。各ＩＣ
デバイスから応答データが出力されるタイミングは、デ
バイスごとに異なるが、各デバイスごとにコンパレータ
が設けられているため、各デバイスごとに独立して良否
判定が行われる。また、所定の設定時間内に応答データ
が得られなかったデバイスに対しては、不良と認識をす
るようにしたため、所定時間が経過したら、全デバイス
に次のテストデータを同時に与えてテストを続行するこ
とができる。したがって、所定時間ごとにテストデータ
を複数回与えるようなテストが、複数のＩＣデバイスに
対して同時に行えるようになる。
装置は複数のＩＣデバイスに対して並列にテストデータ
を与えることができる。すなわち、複数のＩＣデバイス
に対して同時にテストを行うことが可能である。各ＩＣ
デバイスから応答データが出力されるタイミングは、デ
バイスごとに異なるが、各デバイスごとにコンパレータ
が設けられているため、各デバイスごとに独立して良否
判定が行われる。また、所定の設定時間内に応答データ
が得られなかったデバイスに対しては、不良と認識をす
るようにしたため、所定時間が経過したら、全デバイス
に次のテストデータを同時に与えてテストを続行するこ
とができる。したがって、所定時間ごとにテストデータ
を複数回与えるようなテストが、複数のＩＣデバイスに
対して同時に行えるようになる。
以下本発明を図示する実施例に基づいて説明する。第１
図は本発明の一実施例に係るＩＣデバイスのテスト装置
の構成を示すブロック図である。
図は本発明の一実施例に係るＩＣデバイスのテスト装置
の構成を示すブロック図である。
この実施例の装置では、テスト対象となるデバイスはＩ
Ｃカードである。ドライブ装置１０は、テスト対象とな
るｎ枚のＩＣカード２１〜２ｎのそれぞれにテストデー
タを与える機能を有する。テストデータは、ＩＣカード
２１〜２ｎの入力端子に与えられ、これに応じて各ＩＣ
カードの出力端子からは応答データが出力される。この
応答データは、それぞれコンパレータ３１〜３ｎにおい
て、所定の期待データと比較され、所定の期待データと
一致している場合には良、一致していない場合には不良
のテスト結果が、パラレルプロセス装置４０に与えられ
る。
Ｃカードである。ドライブ装置１０は、テスト対象とな
るｎ枚のＩＣカード２１〜２ｎのそれぞれにテストデー
タを与える機能を有する。テストデータは、ＩＣカード
２１〜２ｎの入力端子に与えられ、これに応じて各ＩＣ
カードの出力端子からは応答データが出力される。この
応答データは、それぞれコンパレータ３１〜３ｎにおい
て、所定の期待データと比較され、所定の期待データと
一致している場合には良、一致していない場合には不良
のテスト結果が、パラレルプロセス装置４０に与えられ
る。
パラレルプロセス装置４０は、この装置全体を制御する
プロセッシングユニットであり、ドライブ装置１０に対
してテストデータを各ＩＣカード２１〜２ｒ′Ｉに出力
するよう指令を出すとともに、各コンパレータ３１〜３
ｎからのテスト結果を受け、各ＩＣカードの良否を判断
する。一般に、このようなＩＣデバイスのテストでは、
ＩＣデバイスに対して異なるテストデータを所定時間ご
とに何回か与え、毎回得られる応答データを期待データ
と比較する作業を行う。そこて、この装置でも、パラレ
ルプロセス装置４０は、ドライブ装置１０に対して、所
定時間ごとにテストデータを出力するよう指示を与える
。すなわち、パラレルプロセス装置４０は、コンパレー
タ３１〜３ｎからテスト結果が得られたら、ドライブ装
置１０に対して、次のテストデータを出力するよう指示
するのである。ところが、ｎ枚のＩＣカード２１〜２ｎ
に対して同時にテストデータを与えたとしても、各ＩＣ
カードから応答データが出力されるタイミングは必ずし
も一定ではない。すなわち、ドライブ装置１０はｎ枚の
ＩＣカードに対してテストデータを一斉に出力するが、
コンパレータは応答データをｎ個のＩＣカードから一斉
に人力するわけではない。したがって、パラレルプロセ
ス装置ｆ４０には、コンパレーク３１〜３ｎからばらば
らにテスト結果が入ってくることになる。そこで本装置
では、コンパレータからのテスト結果が所定の設定時間
内に得られなかった場合には、パラレルプロセス装置４
０は、不良のテスト結果が得られたものと認識するよう
にしている。
プロセッシングユニットであり、ドライブ装置１０に対
してテストデータを各ＩＣカード２１〜２ｒ′Ｉに出力
するよう指令を出すとともに、各コンパレータ３１〜３
ｎからのテスト結果を受け、各ＩＣカードの良否を判断
する。一般に、このようなＩＣデバイスのテストでは、
ＩＣデバイスに対して異なるテストデータを所定時間ご
とに何回か与え、毎回得られる応答データを期待データ
と比較する作業を行う。そこて、この装置でも、パラレ
ルプロセス装置４０は、ドライブ装置１０に対して、所
定時間ごとにテストデータを出力するよう指示を与える
。すなわち、パラレルプロセス装置４０は、コンパレー
タ３１〜３ｎからテスト結果が得られたら、ドライブ装
置１０に対して、次のテストデータを出力するよう指示
するのである。ところが、ｎ枚のＩＣカード２１〜２ｎ
に対して同時にテストデータを与えたとしても、各ＩＣ
カードから応答データが出力されるタイミングは必ずし
も一定ではない。すなわち、ドライブ装置１０はｎ枚の
ＩＣカードに対してテストデータを一斉に出力するが、
コンパレータは応答データをｎ個のＩＣカードから一斉
に人力するわけではない。したがって、パラレルプロセ
ス装置ｆ４０には、コンパレーク３１〜３ｎからばらば
らにテスト結果が入ってくることになる。そこで本装置
では、コンパレータからのテスト結果が所定の設定時間
内に得られなかった場合には、パラレルプロセス装置４
０は、不良のテスト結果が得られたものと認識するよう
にしている。
この動作を、第２図のタイムチャートを参照して、もう
少し詳しく説明する。このタイムチャートは、ｎ枚のＩ
Ｃカード（デバイス１，２．・・・ｎ）が、テストデー
タを人力するタイミングと、これに応じた応答データを
出力するタイミングと、を示している。前述のように、
テストデータはドライブ装置１０から一斉に与えられる
ので、各工Ｃカードがテストデータを入力するタイミン
グは同じである。各ＩＣカードは、テストデータを人力
すると、所定の演算を行って応答データを出力するが、
演算完了までの時間はデバイスごとに差があり、応答デ
ータの出力タイミングは図のようにばらばらになる。こ
の例では、デバイス１．デバイスｎ、デバイス２の順に
応答データが出力されており、デバイス３からは設定時
間内には応答データは出力されていない。各コンパレー
タ３１〜３ｎは、各応答データを期待データと比較して
一致していれば良、不一致であれば不良のテスト結果を
パラレルプロセス装置４０に与えるが、応答データが得
られないうちは、良不良の判定をすることができない。
少し詳しく説明する。このタイムチャートは、ｎ枚のＩ
Ｃカード（デバイス１，２．・・・ｎ）が、テストデー
タを人力するタイミングと、これに応じた応答データを
出力するタイミングと、を示している。前述のように、
テストデータはドライブ装置１０から一斉に与えられる
ので、各工Ｃカードがテストデータを入力するタイミン
グは同じである。各ＩＣカードは、テストデータを人力
すると、所定の演算を行って応答データを出力するが、
演算完了までの時間はデバイスごとに差があり、応答デ
ータの出力タイミングは図のようにばらばらになる。こ
の例では、デバイス１．デバイスｎ、デバイス２の順に
応答データが出力されており、デバイス３からは設定時
間内には応答データは出力されていない。各コンパレー
タ３１〜３ｎは、各応答データを期待データと比較して
一致していれば良、不一致であれば不良のテスト結果を
パラレルプロセス装置４０に与えるが、応答データが得
られないうちは、良不良の判定をすることができない。
したがって、第２図に示す利では、デバイス１．デバイ
ス２ デバイスｎについては、パラレルプロセス装置４
０にテスト結果が与えられるが、デバイス３についての
テスト結果は設定時間内には与えられない。そこで、パ
ラレルプロセス装置４０は、設定時間内にテスト結果が
得られなかったデバイス３については、不良のテスト結
果が得られたものとしての取扱いを行う。したがって、
設定時間経過後は、ＩＣカードから応答データが出力さ
れるのを待つ必要はなく、直ちに次回のテストを開始す
ることができる。すなわち、設定時間が経過したら、パ
ラレルプロセス装置４０は、ドライブ装置１０に次のテ
ストデータを出力するよう指示を与える。これにより、
各ＩＣカードは次のテストデータを人力することになる
。このようなことを繰り返してゆけば、複数のＩＣカー
ドに対して並行してテストを行うことが可能である。
ス２ デバイスｎについては、パラレルプロセス装置４
０にテスト結果が与えられるが、デバイス３についての
テスト結果は設定時間内には与えられない。そこで、パ
ラレルプロセス装置４０は、設定時間内にテスト結果が
得られなかったデバイス３については、不良のテスト結
果が得られたものとしての取扱いを行う。したがって、
設定時間経過後は、ＩＣカードから応答データが出力さ
れるのを待つ必要はなく、直ちに次回のテストを開始す
ることができる。すなわち、設定時間が経過したら、パ
ラレルプロセス装置４０は、ドライブ装置１０に次のテ
ストデータを出力するよう指示を与える。これにより、
各ＩＣカードは次のテストデータを人力することになる
。このようなことを繰り返してゆけば、複数のＩＣカー
ドに対して並行してテストを行うことが可能である。
本装置のもう１つの特徴は、不良のテスト結果が所定回
数（たとえば３回）得られたＩＣカードに対しては、以
後はテストデータを与えないようにパラレルプロセス装
置４０がドライブ装置１０に指示を与える慌である。ド
ライブ装置１０は、各ＩＣカードごとに、テストデータ
を与えるか否かを制御するゲートをもっている。たとえ
ば、第２図に示す例では、デバイス３からの応答データ
が設定時間内に得られなかったので、パラレルプロセス
装置４０は、デバイス３からは不良のテスト結果が得ら
れたと判断する。そして、このデバイス３から不良のテ
スト結果が得られたのが所定回数の３回目であったとす
ると、パラレルプロセス装置４０は、ドライブ装置１０
に対して、次回からはデバイス３（すなわち、第１図に
おけるＩＣカード２３）には、テストデータを与えない
ように指示する。これにより、ドライブ装置１０は、次
回はＩＣカード２３を除いた他のＩＣカードだけに一斉
にテストデータを供給する。このように、不良と判定さ
れたＩＣカードには、以後テストデータを与えないよう
にすることは、装置の安全性をｌｉ１′保する上て重要
な機能である。すなわち、不良品のＩＣカードでは、内
部で配線の短絡などが生じている場合があり、テストデ
ータを与えるために入力端子に電圧を印加すると、この
短絡部が発熱事故を起こすようなことにもなりかねない
。
数（たとえば３回）得られたＩＣカードに対しては、以
後はテストデータを与えないようにパラレルプロセス装
置４０がドライブ装置１０に指示を与える慌である。ド
ライブ装置１０は、各ＩＣカードごとに、テストデータ
を与えるか否かを制御するゲートをもっている。たとえ
ば、第２図に示す例では、デバイス３からの応答データ
が設定時間内に得られなかったので、パラレルプロセス
装置４０は、デバイス３からは不良のテスト結果が得ら
れたと判断する。そして、このデバイス３から不良のテ
スト結果が得られたのが所定回数の３回目であったとす
ると、パラレルプロセス装置４０は、ドライブ装置１０
に対して、次回からはデバイス３（すなわち、第１図に
おけるＩＣカード２３）には、テストデータを与えない
ように指示する。これにより、ドライブ装置１０は、次
回はＩＣカード２３を除いた他のＩＣカードだけに一斉
にテストデータを供給する。このように、不良と判定さ
れたＩＣカードには、以後テストデータを与えないよう
にすることは、装置の安全性をｌｉ１′保する上て重要
な機能である。すなわち、不良品のＩＣカードでは、内
部で配線の短絡などが生じている場合があり、テストデ
ータを与えるために入力端子に電圧を印加すると、この
短絡部が発熱事故を起こすようなことにもなりかねない
。
本装置では、所定回数不良のテスト結果が得られた不良
品に対しては、ドライブ装置１０からのテストデータの
供給が停止されるため、このような事故の発生を抑制す
ることができる。
品に対しては、ドライブ装置１０からのテストデータの
供給が停止されるため、このような事故の発生を抑制す
ることができる。
以上本発明を図示する一実施例に基づいて説明したが、
本発明はこの他種々の態様で実施可能である。ここでは
ＩＣカードのテスト装置に適用した例を述べたか、−膜
内なＩＣデバイスのテスト装置に広く応用できるもので
ある。
本発明はこの他種々の態様で実施可能である。ここでは
ＩＣカードのテスト装置に適用した例を述べたか、−膜
内なＩＣデバイスのテスト装置に広く応用できるもので
ある。
以上のとおり本発明によれば、ＩＣデバイスのテスト装
置において、複数のＩＣデバイスそれぞれにコンパレー
タを用意し、このコンパレータからのテスト結果が所定
の設定時間内に得られなかったら不良のテスト結果が得
られたものと判断するようにし、不良の結果が所定回数
以上得られたデバイスに対しては、テストデータを与え
ないようにしたため、多数のＩＣデバイスを一度にテス
トでき、量産化に対応できるようになる。
置において、複数のＩＣデバイスそれぞれにコンパレー
タを用意し、このコンパレータからのテスト結果が所定
の設定時間内に得られなかったら不良のテスト結果が得
られたものと判断するようにし、不良の結果が所定回数
以上得られたデバイスに対しては、テストデータを与え
ないようにしたため、多数のＩＣデバイスを一度にテス
トでき、量産化に対応できるようになる。
第１図は本発明の一実施例に係るＩＣデバイスのテスト
装置の基本構成を示すブロック図、第２図は第１図の装
置の動作を示すタイムチャートである。
装置の基本構成を示すブロック図、第２図は第１図の装
置の動作を示すタイムチャートである。
Claims (1)
- 【特許請求の範囲】 テスト対象となるｎ個のＩＣデバイスそれぞれにテスト
データを与えるドライブ装置と、 前記テストデータに応答して、前記各ＩＣデバイスから
出力される応答データが、所定の期待データと一致して
いる場合には良、一致していない場合には不良のテスト
結果を、前記各ＩＣデバイスごとに出力するｎ個のコン
パレータと、 前記コンパレータからのテスト結果を受け、このテスト
結果に基づいて、前記ｎ個のＩＣデバイスに対して並行
してテストデータを所定時間ごとに複数回与えるように
、前記ドライブ装置に指令を与えるパラレルプロセス装
置と、 を備え、 前記パラレルプロセス装置は、前記コンパレータからの
テスト結果が所定の設定時間内に得られなかった場合に
は、不良のテスト結果が得られたものと認識し、かつ、
不良のテスト結果が所定回数得られたＩＣデバイスに対
しては、以後はテストデータを与えないようドライブ装
置に指令することを特徴とするＩＣデバイスのテスト装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226527A JPH0390984A (ja) | 1989-09-01 | 1989-09-01 | Ｉｃデバイスのテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226527A JPH0390984A (ja) | 1989-09-01 | 1989-09-01 | Ｉｃデバイスのテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0390984A true JPH0390984A (ja) | 1991-04-16 |
Family
ID=16846530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226527A Pending JPH0390984A (ja) | 1989-09-01 | 1989-09-01 | Ｉｃデバイスのテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0390984A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127158A (ja) * | 1983-01-12 | 1984-07-21 | Hitachi Electronics Eng Co Ltd | Ｍｐｕ素子の選別試験装置 |
| JPH01207889A (ja) * | 1988-02-16 | 1989-08-21 | Advantest Corp | Ｉｃカード試験装置 |
-
1989
- 1989-09-01 JP JP1226527A patent/JPH0390984A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127158A (ja) * | 1983-01-12 | 1984-07-21 | Hitachi Electronics Eng Co Ltd | Ｍｐｕ素子の選別試験装置 |
| JPH01207889A (ja) * | 1988-02-16 | 1989-08-21 | Advantest Corp | Ｉｃカード試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11503831A (ja) | 電子部品を並列に自動的に試験する方法及び装置 | |
| JPH0390984A (ja) | Ｉｃデバイスのテスト装置 | |
| CN115793827B (zh) | 一种服务器电源时序测试装置和方法 | |
| US7558993B2 (en) | Test apparatus for semiconductor memory device | |
| JPH0997196A (ja) | Ｉｃ試験装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JPH0634720A (ja) | Ｉｃ試験装置 | |
| US20230420068A1 (en) | Semiconductor test apparatus capable of inducing reduction of power consumption | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JPH0390985A (ja) | Ｉｃカードのテスト装置 | |
| JPS60152963A (ja) | 論理回路装置のエ−ジング装置 | |
| JPH11503830A (ja) | 電子部品を並列に自動的に試験する装置 | |
| JPH04298900A (ja) | 半導体メモリ装置 | |
| JPS61161574A (ja) | 回路図の点検装置 | |
| JPH04355383A (ja) | 半導体集積回路 | |
| JPS6291872A (ja) | テスト回路 | |
| JPS6271242A (ja) | 検査装置 | |
| JPH0424573A (ja) | Ｉｃ試験方法 | |
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JPS62108344A (ja) | 端末制御システムの試験処理方式 | |
| JPS6283676A (ja) | Ｉｃ試験方式 | |
| JPH06294844A (ja) | ディジタル回路のテスト装置 | |
| JPH03209700A (ja) | 半導体記憶装置の検査装置 | |
| JPH01240876A (ja) | Ｌｓｉテスタ | |
| JPH01118782A (ja) | Ｐｌａ試験装置 |