JPS63227356A - サ−マルヘツド駆動回路 - Google Patents
サ−マルヘツド駆動回路Info
- Publication number
- JPS63227356A JPS63227356A JP62060094A JP6009487A JPS63227356A JP S63227356 A JPS63227356 A JP S63227356A JP 62060094 A JP62060094 A JP 62060094A JP 6009487 A JP6009487 A JP 6009487A JP S63227356 A JPS63227356 A JP S63227356A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- signal
- strobe
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばファクシミリ、プリンタ等に使用す
るサーマルヘッド駆動回路に関するものである。
るサーマルヘッド駆動回路に関するものである。
（従来の技術）
第３図は従来のサーマルヘッド駆動回路を示すブロック
図であり、図において、１はサーマルヘッド駆動信号発
生回路、２はサーマルヘッドを示し、サーマルヘッド駆
動信号供給回路ｌからクロックライン３．ラッチライン
４．ストローブライン５Ｉ〜５ｎおよびデータライン６
を介してクロック信号Ｃ，ラッチ信号文、ストローブ信
号ｓ１〜ｓｎおよびデータ信号ｄが供給される。
図であり、図において、１はサーマルヘッド駆動信号発
生回路、２はサーマルヘッドを示し、サーマルヘッド駆
動信号供給回路ｌからクロックライン３．ラッチライン
４．ストローブライン５Ｉ〜５ｎおよびデータライン６
を介してクロック信号Ｃ，ラッチ信号文、ストローブ信
号ｓ１〜ｓｎおよびデータ信号ｄが供給される。
７は印字電源ラインとしてのコモンラインを示す。
なお、中央処理装置（ＣＰＵ）からサーマルヘラド駆動
信号発生回路１へ供給される各信号ライン等の図示は省
略されている。
信号発生回路１へ供給される各信号ライン等の図示は省
略されている。
次に、動作について説明する。
まず、クロックライン３のクロック信号Ｃに同期して１
９１２分のデータ信号ｄ（シリアルデータ）がデータラ
イン６を介してサーマルヘッド駆動信号発生回路ｌから
サーマルヘッド２へ転送される。
９１２分のデータ信号ｄ（シリアルデータ）がデータラ
イン６を介してサーマルヘッド駆動信号発生回路ｌから
サーマルヘッド２へ転送される。
次に、ラッチライン４のラッチ信号文によって１ライン
分のデータをサーマルヘッド２内のシフトレジスタに保
持させ、順次供給されるストローブライン５□〜５ｎの
ストローブ信号Ｓ□〜Ｓｎに基づいて順次印字が行われ
る。
分のデータをサーマルヘッド２内のシフトレジスタに保
持させ、順次供給されるストローブライン５□〜５ｎの
ストローブ信号Ｓ□〜Ｓｎに基づいて順次印字が行われ
る。
なお、コモンライン７には印字用電圧が常時印加されて
いるので、サーマルヘッド２の各ドツトはデータ信号ｄ
とストローブ信号５１〜Ｓｎとによって制御される。
いるので、サーマルヘッド２の各ドツトはデータ信号ｄ
とストローブ信号５１〜Ｓｎとによって制御される。
前述のように、１ライン分の印字が終了すると、次のラ
インのデータ信号ｄが転送され、同様な動作が順次繰り
返され、印字が行われる。
インのデータ信号ｄが転送され、同様な動作が順次繰り
返され、印字が行われる。
従来のサーマルヘッド駆動回路は以上のように構成され
ているので２、サーマルヘッド２の動作状態を監視する
ことができず、異常事態が発生して各ドツトを構成する
抵抗体が発熱すると、サーマルヘッド２およびプラテン
等を損傷するという問題点があった。
ているので２、サーマルヘッド２の動作状態を監視する
ことができず、異常事態が発生して各ドツトを構成する
抵抗体が発熱すると、サーマルヘッド２およびプラテン
等を損傷するという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、サーマルヘッドの動作状態が監視できると
ともに、サーマルヘッドに異常事態が発生したときは直
ちにその事態に対処できるサーマルヘッド駆動回路を得
ることを目的とする。
れたもので、サーマルヘッドの動作状態が監視できると
ともに、サーマルヘッドに異常事態が発生したときは直
ちにその事態に対処できるサーマルヘッド駆動回路を得
ることを目的とする。
（問題点を解決するための手段）
この発明に係るサーマルヘッド駆動回路は、検査信号が
供給されたときに全てのストローブ信号を強制的にオン
状態とするストローブ信号切換回路と、検査信号が供給
されたときに印字電源ラインを電流検出抵抗を設けた検
査印字電源ラインへ切り換える印字電源切換回路と、強
制的にオン状態とされた所定のストローブ信号、電流検
出抵抗による出力信号を比較することによってサーマル
ヘッドの状態を判定する判定回路とを設けたものである
。
供給されたときに全てのストローブ信号を強制的にオン
状態とするストローブ信号切換回路と、検査信号が供給
されたときに印字電源ラインを電流検出抵抗を設けた検
査印字電源ラインへ切り換える印字電源切換回路と、強
制的にオン状態とされた所定のストローブ信号、電流検
出抵抗による出力信号を比較することによってサーマル
ヘッドの状態を判定する判定回路とを設けたものである
。
この発明におけるサーマルヘッド駆動回路は、検査信号
が供給されたとき、検査印字電源ラインに挿入された電
流検出抵抗により、サーマルヘッドの各抵抗体のオン、
オフによる検査印字電源ラインの電圧降下が正常なタイ
ミングになっているかを判定回路で判定する。
が供給されたとき、検査印字電源ラインに挿入された電
流検出抵抗により、サーマルヘッドの各抵抗体のオン、
オフによる検査印字電源ラインの電圧降下が正常なタイ
ミングになっているかを判定回路で判定する。
（実施例）
以下、この発明の一実施例を図について説明する。
第１図において、第３図と同一部分には同一符号が付し
てあり、５１１〜５１．□、５１□〜５ｎ２はストロー
ブライン、７□１は印字電源ラインとしてのコモンライ
ン、７□１は検査印字電源ラインとしてのコモンライン
、７！２は両コモンライン７１２．７２１に共通のコモ
ンラインを示す。
てあり、５１１〜５１．□、５１□〜５ｎ２はストロー
ブライン、７□１は印字電源ラインとしてのコモンライ
ン、７□１は検査印字電源ラインとしてのコモンライン
、７！２は両コモンライン７１２．７２１に共通のコモ
ンラインを示す。
８はストローブライン５，１〜５ｎｌ＋５１２〜５ｎ２
間に挿入されているストローブ信号切換回路を示し、無
意を表わすハイレベル（以下、′Ｈ”と表記する。）の
判定信号Ｓが入力すると、順次“Ｈ”となるストローブ
ライン５，１〜５ｎｌのストローブ信号Ｓｉｔ〜Ｓ、、
１をそのままストローブライン５□２〜５ｎ２へ出力し
、有意を表わすローレベル（以下、“Ｌ”と表記する。
間に挿入されているストローブ信号切換回路を示し、無
意を表わすハイレベル（以下、′Ｈ”と表記する。）の
判定信号Ｓが入力すると、順次“Ｈ”となるストローブ
ライン５，１〜５ｎｌのストローブ信号Ｓｉｔ〜Ｓ、、
１をそのままストローブライン５□２〜５ｎ２へ出力し
、有意を表わすローレベル（以下、“Ｌ”と表記する。
）の判定信号Ｓが入力すると、全て同時に“Ｈ”となる
ストローブ信号５１２〜Ｓｎ２をストローブライン５，
２〜５ ｎ２へ出力するものである。
ストローブ信号５１２〜Ｓｎ２をストローブライン５，
２〜５ ｎ２へ出力するものである。
９は並列に接続されているコモンライン７１１７□ｌの
コモンライン７□１に挿入されている電流検出抵抗、ｌ
Ｏはコモンライン７１１＋ ７２１とコモンライン７□
２との間に挿入されている印字電源切換回路を示し、“
Ｈ″の検査信号Ｓが供給されると、コモンライン７□□
とコモンライン７１□とを接続し、“Ｌ”の検査信号Ｓ
が供給されると、コモンライン７□、とコモンライン７
１□とを接続するものである。
コモンライン７□１に挿入されている電流検出抵抗、ｌ
Ｏはコモンライン７１１＋ ７２１とコモンライン７□
２との間に挿入されている印字電源切換回路を示し、“
Ｈ″の検査信号Ｓが供給されると、コモンライン７□□
とコモンライン７１□とを接続し、“Ｌ”の検査信号Ｓ
が供給されると、コモンライン７□、とコモンライン７
１□とを接続するものである。
ｌｌは判定回路を示し、電源電圧ｖｃｏを所定の基準電
圧Ｖ ｒ＠ｆに分圧する分圧抵抗１２．１３と、基準電
圧Ｖ ｒｅｆと電流検出抵抗９を介したコモンライン７
□□の電圧とを比較する第１の比較器１４と、ストロー
ブライン５ｎ２のストローブ信号Ｓｎ２を反転させるイ
ンバータ回路１５と、インバータ回路１５の出力信号ａ
と第１の比較器１４の出力信号すとを比較する第２の比
較器１６と、“Ｌ”の判定信号Ｓが供給されたときに第
２の比較器１６の出力信号を判定信号Ａとして出力する
ゲート回路（例えば、ＮＡＮＤ回路）１７と、抵抗１８
とで構成されている。
圧Ｖ ｒ＠ｆに分圧する分圧抵抗１２．１３と、基準電
圧Ｖ ｒｅｆと電流検出抵抗９を介したコモンライン７
□□の電圧とを比較する第１の比較器１４と、ストロー
ブライン５ｎ２のストローブ信号Ｓｎ２を反転させるイ
ンバータ回路１５と、インバータ回路１５の出力信号ａ
と第１の比較器１４の出力信号すとを比較する第２の比
較器１６と、“Ｌ”の判定信号Ｓが供給されたときに第
２の比較器１６の出力信号を判定信号Ａとして出力する
ゲート回路（例えば、ＮＡＮＤ回路）１７と、抵抗１８
とで構成されている。
なお、検査信号Ｓは、例えば図示を省略したＣＰＵから
供給され、検査印字電源ライン７２１に切り換わったと
きは電流検出抵抗９による電圧降下により、サーマルヘ
ッド２の抵抗体へは電圧が印加されなくなる。
供給され、検査印字電源ライン７２１に切り換わったと
きは電流検出抵抗９による電圧降下により、サーマルヘ
ッド２の抵抗体へは電圧が印加されなくなる。
第２図は第１図における各信号のタイミングを示すタイ
ムチャートである。
ムチャートである。
次に、動作について説明するが検査信号Ｓが“Ｈ”の場
合は前述の従来例と同様となるので省略し、１ライン毎
に検査信号Ｓが“Ｌ”の場合について説明する。
合は前述の従来例と同様となるので省略し、１ライン毎
に検査信号Ｓが“Ｌ”の場合について説明する。
いま、１ライン分の印字が終了したところで検査信号Ｓ
（第２図（ｈ））が“Ｌ″になると、ストローブ信号切
換回路８は全てのストローブ信号５□２〜Ｓｎ２を“Ｈ
”の状態に切り換え、印字電源切換回路１０はコモンラ
イン７□、をコモンライン７□２へ接続する。
（第２図（ｈ））が“Ｌ″になると、ストローブ信号切
換回路８は全てのストローブ信号５□２〜Ｓｎ２を“Ｈ
”の状態に切り換え、印字電源切換回路１０はコモンラ
イン７□、をコモンライン７□２へ接続する。
したがって、クロックライン３のクロック信号Ｃ（第２
図（ａ））に同期して１ライン分の“Ｈ”のデータ信号
ｄ（第２図（ｂ））がデータライン６を介してサーマル
ヘッド駆動信号発生回路１からサーマルヘッド２へ転送
され、ラッチライン４のラッチ信号文（第２図（Ｃ））
によって１ライン分のデータはサーマルヘッド２内のシ
フトレジスタに保持される。
図（ａ））に同期して１ライン分の“Ｈ”のデータ信号
ｄ（第２図（ｂ））がデータライン６を介してサーマル
ヘッド駆動信号発生回路１からサーマルヘッド２へ転送
され、ラッチライン４のラッチ信号文（第２図（Ｃ））
によって１ライン分のデータはサーマルヘッド２内のシ
フトレジスタに保持される。
そして、ストローブ信号切換回路８によってストローブ
信号Ｓ Ｉｆ！〜Ｓ ｎ２ （第２図（ｄ）、（ｅ）。
信号Ｓ Ｉｆ！〜Ｓ ｎ２ （第２図（ｄ）、（ｅ）。
（ｆ））がオンになると、サーマルヘッド２の全抵抗体
がオンとなって電流検出抵抗９で電圧降下（第２図（ｇ
））が生じる。この電圧を電源電圧ｖｃｃを分圧抵抗１
２．１３で分圧した基準電圧Ｖ ｒｅｒと第１の比較器
１６で比較する。このとき、ストローブライン５ｎ２に
接続されている抵抗体が正常であれば、出力信号ｂ（第
２図（ｊ））はストローブ信号Ｓｎ２に同期した反転パ
ルスとなる。
がオンとなって電流検出抵抗９で電圧降下（第２図（ｇ
））が生じる。この電圧を電源電圧ｖｃｃを分圧抵抗１
２．１３で分圧した基準電圧Ｖ ｒｅｒと第１の比較器
１６で比較する。このとき、ストローブライン５ｎ２に
接続されている抵抗体が正常であれば、出力信号ｂ（第
２図（ｊ））はストローブ信号Ｓｎ２に同期した反転パ
ルスとなる。
そして、出力信号すとインバータ回路１５の出力信号ａ
（第２図（ｉ））とを第２の比較器１６で比較し、出力
信号ａ、ｂが一致すれば“Ｈ” （正常である信号）、
不一致であれば“Ｌ” （異常である信号）の判定信号
Ａ（第２図（ｋ））を出力する。
（第２図（ｉ））とを第２の比較器１６で比較し、出力
信号ａ、ｂが一致すれば“Ｈ” （正常である信号）、
不一致であれば“Ｌ” （異常である信号）の判定信号
Ａ（第２図（ｋ））を出力する。
もし、ストローブライン５１，２に接続されている抵抗
体に異常が生じ、抵抗体がストローブ信号Ｓｎ２のオン
時間分正確にオンしていなければ、出力信号ａ、ｂは不
一致となり、判定信号Ａは“Ｌ”となる。
体に異常が生じ、抵抗体がストローブ信号Ｓｎ２のオン
時間分正確にオンしていなければ、出力信号ａ、ｂは不
一致となり、判定信号Ａは“Ｌ”となる。
なお、通常の印字時は電流検出抵抗９が切り離されてい
るので、出力信号ａ、ｂは不一致となる。このとき、検
査信号Ｓが“Ｈ”で判定信号Ａを強制的に電源電圧■ｃ
ｃ、抵抗１８で“Ｈ″とする。
るので、出力信号ａ、ｂは不一致となる。このとき、検
査信号Ｓが“Ｈ”で判定信号Ａを強制的に電源電圧■ｃ
ｃ、抵抗１８で“Ｈ″とする。
以下、同様な動作が繰り返され、印字が行われる。
したがって、サーマルヘッド２の状態を判定回路１１で
判定でき、判定信号Ａによって対応した適切な処置をと
ることができる。
判定でき、判定信号Ａによって対応した適切な処置をと
ることができる。
なお、上記実施例ではサーマルヘッド２の全抵抗体を同
時にオンさせたが、例えばサーマルヘッド２の試験機等
で個々の抵抗体の動作について検査したい時は、抵抗体
を１つずつオンさせて検査する構成としてもよい。
時にオンさせたが、例えばサーマルヘッド２の試験機等
で個々の抵抗体の動作について検査したい時は、抵抗体
を１つずつオンさせて検査する構成としてもよい。
そして、ストローブ信号５１１〜Ｓｎ１と電流検出抵抗
９の出力とを比較する第２の比較器１６は他の比較回路
、例えばマイコン等に取り込んでソフト的に検査しても
よい。
９の出力とを比較する第２の比較器１６は他の比較回路
、例えばマイコン等に取り込んでソフト的に検査しても
よい。
また、判定信号Ｓ９判判定場Ａの論理は、正論理または
負論理のいずれでもよい。
負論理のいずれでもよい。
さらに、１ライン毎にサーマルヘッド２の検査を行った
が、適当な数ライン毎で、または任意のタイミングでマ
ニュアル操作によって行えるようにしてもよい。
が、適当な数ライン毎で、または任意のタイミングでマ
ニュアル操作によって行えるようにしてもよい。
以上のように、この発明によれば、サーマルヘッドの状
態が判定できるように構成したので、印字中または任意
のタイミングでサーマルヘッドの状態が判定できるとと
もに、抵抗体の破壊等によるサーマルヘッドの故障が検
知できる。
態が判定できるように構成したので、印字中または任意
のタイミングでサーマルヘッドの状態が判定できるとと
もに、抵抗体の破壊等によるサーマルヘッドの故障が検
知できる。
したがって、ファクシミリ、プリンタ等の信頼性が向上
し、サーマルヘッドの交換時期が検知できるとともに、
サーマルヘッドの故障は判定信号によって直ちに対処で
きるという優れた効果がある。
し、サーマルヘッドの交換時期が検知できるとともに、
サーマルヘッドの故障は判定信号によって直ちに対処で
きるという優れた効果がある。
第１図はこの発明の一実施例によるサーマルヘッド駆動
回路を示す回路図、第２図は第１図における各信号のタ
イミングを示すタイムチャート、第３図は従来のサーマ
ルヘッド駆動回路を示すブロック図である。 図において、１はサーマルヘッド駆動信号発生回路、２
はサーマルヘッド、３はクロックライン、４はラッチラ
イン、５１１〜５ ｎｌ＋ ５１２〜５ｎ２はストロー
ブライン、６はデータライン、７１１゜７□１および７
，２はコモンライン、８はストローブ信号切換回路、９
は電流検出抵抗、１０は印字電源切換回路、１１は判定
回路、Ｓは検査信号、Ａは判定信号を示す。 なお、図中、同一符号は同一、または相当部分を示す。 （％２名） 第１図 ３：クロックライン ９ｊ」潰〕
突呂柩４ル４：う・Ｉテライソ
１１：判２回、刷ドア１Ｌ７１２．７２１ ：コモンラ
イン第２図 第３図 手続補正書（自発） ６２．７．−９ 昭和 年 月 日
回路を示す回路図、第２図は第１図における各信号のタ
イミングを示すタイムチャート、第３図は従来のサーマ
ルヘッド駆動回路を示すブロック図である。 図において、１はサーマルヘッド駆動信号発生回路、２
はサーマルヘッド、３はクロックライン、４はラッチラ
イン、５１１〜５ ｎｌ＋ ５１２〜５ｎ２はストロー
ブライン、６はデータライン、７１１゜７□１および７
，２はコモンライン、８はストローブ信号切換回路、９
は電流検出抵抗、１０は印字電源切換回路、１１は判定
回路、Ｓは検査信号、Ａは判定信号を示す。 なお、図中、同一符号は同一、または相当部分を示す。 （％２名） 第１図 ３：クロックライン ９ｊ」潰〕
突呂柩４ル４：う・Ｉテライソ
１１：判２回、刷ドア１Ｌ７１２．７２１ ：コモンラ
イン第２図 第３図 手続補正書（自発） ６２．７．−９ 昭和 年 月 日
Claims (2)
- （１）サーマル駆動信号発生回路からサーマルヘッドへ
データラインを介して転送したデータ信号をラッチした
後、複数のストローブラインを介して順次転送されるス
トローブ信号により、前記サーマルヘッドの抵抗体へ印
字電源ラインの電圧を供給するサーマルヘッド駆動回路
において、検査信号が供給されたときに前記複数のスト
ローブ信号を強制的にオン状態とするストローブ信号切
換回路と、前記検査信号が供給されたときに前記印字電
源ラインを電流検出抵抗を設けた検査印字電源ラインへ
切り換える印字電源切換回路と、強制的にオン状態とさ
れた所定の前記ストローブ信号、前記電流検出抵抗によ
る出力信号を比較することによって前記サーマルヘッド
の状態を判定する判定回路とを設けたことを特徴とする
サーマルヘッド駆動回路。 - （２）検査信号は、所定ライン毎に供給されることを特
徴とする特許請求の範囲第（１）項記載のサーマルヘッ
ド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060094A JPS63227356A (ja) | 1987-03-17 | 1987-03-17 | サ−マルヘツド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060094A JPS63227356A (ja) | 1987-03-17 | 1987-03-17 | サ−マルヘツド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227356A true JPS63227356A (ja) | 1988-09-21 |
Family
ID=13132158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060094A Pending JPS63227356A (ja) | 1987-03-17 | 1987-03-17 | サ−マルヘツド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738085B2 (en) | 2000-10-30 | 2004-05-18 | Sharp Kabushiki Kaisha | Printing apparatus and communication apparatus and information processing apparatus having the same |
| CN111693808A (zh) * | 2020-06-10 | 2020-09-22 | 珠海佳博网络有限公司 | 一种热敏打印头的电气特性测试方法 |
-
1987
- 1987-03-17 JP JP62060094A patent/JPS63227356A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738085B2 (en) | 2000-10-30 | 2004-05-18 | Sharp Kabushiki Kaisha | Printing apparatus and communication apparatus and information processing apparatus having the same |
| CN111693808A (zh) * | 2020-06-10 | 2020-09-22 | 珠海佳博网络有限公司 | 一种热敏打印头的电气特性测试方法 |
| CN111693808B (zh) * | 2020-06-10 | 2023-03-07 | 珠海柏印自动化设备有限公司 | 一种热敏打印头的电气特性测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418793B2 (ja) | ||
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JPS58191021A (ja) | インタフエ−スの障害検出方式 | |
| JP2002139551A (ja) | 半導体試験装置 | |
| JPS61815A (ja) | シ−ケンス回路の異常個所発見装置 | |
| JPS62297765A (ja) | デジタル出力回路用故障診断回路 | |
| JPH04157535A (ja) | レジスタ検査方法 | |
| JP2954049B2 (ja) | サーマルヘッド | |
| JPH03732B2 (ja) | ||
| JPS6213697B2 (ja) | ||
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| SU1180904A1 (ru) | Устройство дл контрол логических блоков | |
| JPS6225211B2 (ja) | ||
| JPH0324635A (ja) | データ比較回路の誤り検出方式 | |
| JP2547721B2 (ja) | デバイス選択回路検定方式 | |
| JPS58144912A (ja) | 運転記録装置 | |
| JPH0439627B2 (ja) | ||
| JPS60186951A (ja) | メモリチエツク方式 | |
| JPS642972B2 (ja) | ||
| JPH01209555A (ja) | バスチェック装置 | |
| JPH07115483B2 (ja) | サ−マルプリンタの印刷不良検出方法 | |
| JPH0776781B2 (ja) | 回路基板検査装置 | |
| JPH0320710B2 (ja) | ||
| JPH06109809A (ja) | 半導体集積回路の試験装置 | |
| JPH0756505B2 (ja) | テストシステム自己診断装置 |