JPH0391021A - コンピュータ表示装置上のカーソル位置を検出・確定する方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図形情報を表示する装置及び方法に関し、特
に、パリテイビットを有するコンビュークメモリにかい
てカーソルを検出するデータ処理装置及びデータ処理方
法に関する。

〔従来の技術及び発明が解決しようとする問題点〕

多くのコンピュータ表示システムは、中央処理装置（Ｃ
ＰＵ）と表示装置との間に結合されるフレームバッファ
を採用している。フレームバッファは、ＣＰＵが表示す
べきデータ金書込むメモリである。表示スクリーンのそ
れぞれの画素は７レームバツフアの少なくとも１つの記
憶場所により表わされるので、全体として実際のスクリ
ーンのビットマツプを形成する。７レームバツフアの各
記憶場所が新たな画像データによう再生される前に、記
憶場所の内容は走査され、スクリーンに表示される。

ヌクリーンに図形画像が発生されたならば、ユーザーが
画像を指示することによ多画像と相互に作用し合う、す
なわち画像を修正すると便利である。カーソルは、マウ
ス、トラックボール、ライトペン、タッチスクリーンな
どのある種の制御装置により制御するスクリーン上の位
置指示手段である。図形表示システムを駆動するフレー
ムバッファを設計するに当たってよく起こる問題は、カ
ーソルの描出と図形画像の描出とを分離することである
。最終的な目標は、追加ハードウェア及び／又はソフト
ウェアのコストを最小限に保つ一方で、カーソル操作す
るために必要なＣＰＵ時間を短縮することである。

従来の方法の１つによれば、図形画像の描出のための７
レームバツフアと、カーソルを表示するタメの７レーム
パツ７アの２つの７レームバツ７アを別個に設ける。カ
ーソル用フレームバッファは表示スクリーンと同じか、
又はそれよシ小さいサイズであれば良い。この方法では
特殊なハードウェアは不要であるが、メモリブレーンが
別に設けられなければならないという欠点はある。

別の方法は、図形画像を描出する前に、ソフトウェアに
、カーソルが所定の領域内に位置の内にあるか否かを検
査させる。その領域は境界限定ボックスにより規定され
る。この方法の欠点は、カーソルが境界限定ボックスの
中に位置するか否かにかかわらず、検査の繰返しによっ
て多くのＣＰＵ時間が費され、従って、図形表示システ
ムの総合性能が悪影響を受けるということである。

上記の方法を変形した方法によれば、フレームバッファ
用インタフェースの一部としてベースパウンズレジスタ
金組込む。ペースレジスタはカーソルデータの最下位の
メモリアドレスを記憶し、バウンズレジスタは最上位の
アドレスを記憶スる。

ペースバクンズレジスタの２つのメモリアドレスの間に
ある記憶場所に対して参照がなされると、７レームバツ
７ア用インタフエースは、ｃＰＵに元の画像データの上
にカーソルデータを重ね書きしようとしていることを警
告するために、割込みを発生する。続いて、カーソルデ
ータが回復される前に画像上操作し、割込みをディスエ
ーブルする。

カーソルを操作するために必要なＣＰＵ時間は先のソフ
トウェアによる方法の場合よシ短いが、カーソル割込み
は、フレームバッファのアクセス帯域幅、スなわち、７
レームバツフアを更新できる速度は少なくなる。

以下にさらに詳細に説明するように、本発明は、メイン
コンピュータメモリの一部として形成される７レームバ
ツフアにかける複数のカーソルを検出する方法及び装置
を提供する。本発明は、複数のカーソルを操作するのに
必要なＣＰＵ時間を相当に短縮するために、適量のハー
ドウェアを含む。

本発明を利用すると、フレームバッファのアクセス帯域
幅を大きく維持しつつ、カーソルの操作を実行すること
ができるので、図形表示システムの総合性能は向上する
。

〔問題点を解決するための手段〕

パリティビットを有するコンピュータメモリにおける複
数のカーソルの位置を検出するためにデジタルコンピュ
ータと共に最も有利に使用できる装置及び方法を開示す
る。

本発明の一実施例においては、コンピュータメモリの通
常のパリティ検査方式を変形して、カーソルデータを含
むデータ記憶場所を検出するためにパリティビットを使
用するようになっている。

フレームバッファへの新たなデータの書込みは読取シー
変更−書込みサイククルとして実行される。

本発明の別の実施例では、コンピュータメモリのパリテ
ィ検査をそのような目的のために使用せず、その代わシ
に、メモリ制御装置は、データ記憶場所の内容とは無関
係に、パリティビットに２つの状態の一方をとらせるモ
ードを有する。読取シー変更−書込みサイクルとしてフ
レームバッファに書込みをするのではなく、メモリ制御
装置は、パリティビットと関連するデータ記憶場所の内
容を書込む一方で、パリティビットの状態を読取ること
にようカーソルの位置を検出する。

本発明を実現した結果、フレームバッファのアクセス帯
域幅を大きく維持しつつ、ＣＰＵがカーソルを操作する
のに資す時間は短縮される。

〔表記法及び用語〕

以下の詳細な説明の大半は、コンピュータメモリ内部に
かけるデータビットの操作及びデータ構造のアルゴリズ
ム表示と記号表示によって表わされている。そのような
アルゴリズムによる説明や表示は、データ処理技術の分
野に熟達した人がその作業の内容を他の当業者に最も有
効に伝達するために利用する手段である。

ここでは、また、一般的にも、アルゴリズムは新型の１
つの結果に至る首尾一貫した一連のステップであると理
解されている。それらのステップは、物理的な量の物理
的操作を必要とするステップである。通常、それらの量
は記憶、転送１組合せ、比較及びその他の方法による操
作が可能である電気的信号又は磁気的信号の形態をとる
が、必ずしもそうである必要はない。主として一般に共
通する用語であるという理由により、それらの信号をビ
ット、値、要素、記号１文字１項、数などと呼ぶと便利
であることがわかっている。ただし、これらの用語及び
それに類する用語は、全て、適切な物理的な量と関連さ
せるべきものであって、そのような量に便宜上付された
ラベルであるにすぎないということを忘れてはならない
。

さらに、実行される操作を、オペレータによう実行され
る知的な動作と一般に関連している加算又は比較などの
用語で呼ぶことが多いが、ここで説明するような、本発
明の一部を成す動作のどれをとっても、そのようなオペ
レータの能力は、多くの場合、不要であるか又は望まし
くない。すなわち、動作は機械の動作である。本発明の
動作を実行するのに有用な機械には、汎用デジタルコン
ピュータ又はその他の同様な装置がある。いずれの場合
にも、コンピュータを動作させる際の方法の動作と、計
算それ自体の方法との区別に留意すべきである。本発明
は、電気的又はその他の（たとえば、機械的、化学的）
物理的信号を処理して、別の所望の物理的信号を発生さ
せるときにコンピュータを動作させる方法ステップに関
する。

また、本発明は、上記の動作を実行する装置にも関する
。この装置は必要な目的に合わせて特別に構成されても
良いが、汎用コンピュータを具備し、それに記憶される
コンビら一タブログラムによってコンピュータを選択的
に動作させるか又は再構成するようなものであっても良
い。ここで提示されるアルゴリズムは、元来、特定のコ
ンピュータ又はその他の装置に関係していない。特に、
本発明の教示に従って書込１れるグｂグラムと共に様々
な汎用機械を使用して差支えないか、あるいは、要求さ
れる方法ステップを実行するために、よシ特殊化した装
置を構成するほうが好都合であると判明する場合もあろ
う。このような多種多様な機械に必要とされる構造は、
以下の説明から明白になるであろう。

〔実施例〕

図形表示システムで使用するためのバリテイビットを有
するコンピュータシステムの一部トシて形成された７レ
ームバツ７アに訃いてカーソルを検出する装置及び方法
を開示する。以下の説明では、本発明をさらに徹底して
理解させるために、便宜上、特定の装置、信号及びデー
タ構造を開示するが、そのような特定の詳細な事項を含
まずとも本発明を実施しうろことは当業者には明白であ
ろう。また、場合によっては、本発明を無用に不明瞭に
するのを避けるために、周知の回路、装置及びデータ構
造を説明しないこともある。

第１図に関して説明すると、中央処理装置（ＣＰＵ）１
０はシステムバス１４を介してフレームバッファ２０に
結合している。カーソル位置を発生させるときに信号を
供給するカーソル制御装置１１はＣＰ［３１Ｇに結合し
ている。画像データとカーソルデータは、同様にＣＰＵ
ｌ０に結合するメモリ制御装置１２により７レームパッ
７ア２０に書込まれる。７レームパツ７ア２（１，メイ
ンコンピュータメモリ１６の一部として組込まれている
。

表示ポート３２は７レームパツフア２０から画像データ
とカーソルデータを読取シ、それらのデータをビデオ表
示スクリーン３４に表示する。図示する通シ、一般に、
表示ボート３２は、メモリ制御装置１２がフレームバッ
ファ２０にデータを書込むよシ速い速度で、７レームバ
ツフア２０からデータを胱取る。

第２図は、本発明を取入れた二重システムバス形図形表
示システムを示す。第１図に示すようにメインコンピュ
ータメモリの一部を成す７レームバツ７アに関連して本
発ＦＪＡｔ−説明したが、当業者が第２図に示す構成、
又はパリテイビット検査方式を有する別のメモリ構成で
同じ発明を実施するに際して妨げとなるものは何もない
。第２図の場合、ホス１−ＣＰＵ４０はホストシステム
バス４２を介してメインメモリ４４に結合し、カーソル
制御装置４１はホス）ＣＰＵ４０に結合している。ホス
トＣＰＯ４０から伝送されたカーソルデータは、高速イ
ンタフェース４６により７レームパツ７アメモリ５２に
書込まれる。図形用ＣＰ０５Ｇは画像データを発生し、
図形用システムバス４８を介してそのデータを７レーム
バツフ７メモリ５２に書込む。ビデオ発生器５４はフレ
ームバッファメモリ５２から画像データとカーソルデー
タを読取シ、それらのデータをビデオ表示装置５６に表
示する。

第３図に示すように、ビデオ表示スクリーン３４には２
つのカーソル３６及び３８が同時に表示される。２つの
カーソルを含む表示スクリーンは、７レームバツフ７２
０内に対応する「ビットマツプ」を有する。再び第３図
を参照すると、２つのカーソル３６及び３８を囲む選択
された部分領域がスクリーン上に示されている。同じ領
域の７レームバツ７ア２０内の対応するビットマツプも
第３図に示されている。メインコンピュータメモリ１６
と同様に、フレームバッファ２０の各記憶場所はデータ
記憶場所２２と、パリティビット２４とを有する。

多くのコンピュータシステムにかいては、パリティビッ
トｔ−記憶するために使用される部分を除いて、メイン
コンピュータメモリのデータ記憶位置をデータの記憶に
使用して良い。パリティビットは、従来、誤シの検出と
、データ修正のために使用されている。メモリに新たな
データが書込筐れるたびに、そのデータについて組込み
正確度検査を実行するために、ＣＰＵは、各データが書
込まれる前に、データの中のｌの数をカウントする。

メモリ制御装置は、各パリティビットの１又は０の総数
が常に奇数（奇数ビットパリティ）又は偶数（偶数ピッ
トパリティ）となるように、パリティビットの場所に１
又は０を書込む。データ記憶場所からデータが胱取られ
るたびにパリティビットは胱取られ、検査される。パリ
ティ検査が不正確であれば、それは、誼当するデータ記
憶場所が不適正に書込１れていることを示しておシ、シ
ステムは誤υ割込みを発生し、そのデータ記憶場所に再
び書込みを実行する。

再び第３図を参照して説明すると、データ記憶場所２２
はビデオ表示スクリーン３４の画素ごとに画像データ又
はカーソルデータを含む。しかしながら、本発明では、
誤す検出のためにパリティビット２４を使用しない。そ
の代わｂに、パリテイピットを使用して、各データ記憶
場所２２がカーソルデータを含むか否かを示す。画像デ
ータを含むデータ記憶場所２２には「正しい」パリティ
ビットが書込まれ（パリティビットはｒＣＪにセットさ
れる）、カーソルデータを含むデータ記憶場所には「誤
シ」であるパリティビットが書込筐れる（パリティビッ
ト「■」にセットされる）。

従って、パリティビットは、ビデオ表示スクリーン上の
カーソルの位置を追跡するために使用される。本発明は
、単独の画素の誤シが表示装置に目に見えるような問題
を引起こすことはなく、いずれにせよ、そのような誤シ
が起こるのはごく稀であるために、フレームバッファに
関する誤砂検出は通常は不要であるという前提に基づい
ている。

現実にパリティ誤シが起こっても、その誤すは、次にＣ
ＰＯが表示を更新する機会に修正されるものと思われる
。このように、パリティビット１に誤υ検出に関係させ
ずに、カーソル追跡にのみ使用することにより、システ
ムの性能を低下させることはない。

第４図は、カーソルを操作するために必要なＣＰＵの時
間をシステム性能に影響を与えずにかなシ短縮するため
の本発明の動作のシーケンスを示すフローチャートであ
る。カーソル位置を表わす印としてパリティビットを使
用すると、システム性能全体が改善されるばかシでなく
、同じビデオ表示スクリーン上で複数のカーソルを同時
に表示し且つ操作することが可能になる。本発明に従っ
たシステムにおいては、表示ポート３２がカーソルデー
タを含むデータ記憶場所からデータを読取っている場合
の他は、誤シ割込みは発生されないと考えられる。第４
図のフローチャートのステップ６０によれば、ステップ
６２のＣＰＵの通常動作−ハリティ検査を含む−は、フ
レームバッファを含むメインコンピュータメモリの参照
が起こる筐で続く。フレームバッファの参照と、メイン
コンピュータメモリのその他の部分の参照とを区別する
ために１設計に際しては、多数の様々な手段０中から、
ペースパウンズレジスタ又は高次アドレスビット復号方
式を採用することになるであろう。

第４図のステップ６４では、７レームバツフアへの新た
なデータの書込みを読取り一変更−書込みサイクルとし
て実行する。読取シー変更−書込みテ゛イクルによって
、メモリ制御装置は、群の画素の読取）による７レーム
バツフアの更新と、新たな値の計算と、フレームバッフ
ァへの画素の戻し書込みとを実行することができる。読
取）−変更−書込みサイクルは別個の読取りサイクルと
、書込みサイクルよシ速くメモリを更新できることがわ
かるであろう。そのため、新たなデータを書込む前にパ
リティビット２４を検査できるので、カーソルデータを
含む記憶場所２２が重ね書きされているか否かを判定す
ることが可能である。ステップ６６は、データ記憶場所
２２が画像データを含む（パリティビットが「正」にセ
ットされている）か否かを判定するパリティ検査のステ
ップであう、続くステップ６８では、画像データを読取
って、ビデオ表示スクリーン３４に表示する。これに対
し、ステップ６６のパリティ検査で、表示ポート３２が
データ記憶場所２２からカーソルデータを読取っている
（パリティビットが「誤」にセットされている）ことが
検出された場合には、ステップ７０に示すように、メモ
リ制御装置１２は誤う割込みを発生する。ステップＴＯ
の誤す割込みでは、システムは、パリティ誤シが本当の
パリティ誤シに起因するのか又はカーソル参照のためで
あったのかを検査することを要求される。ｖ４ｂが現実
のものであれば、データ記憶場所に正しいデータを再び
書込む。そうでない場合には、元のカーソルデータを回
復する。

さらに第４図を参照して説明すると、ステップ７２は、
パリティビットがどのようにして書込筐れるかを示して
いる。ステップＴ４及び７６では、データがカーソルデ
ータであることを確定し、カーソルデータを含むデータ
記憶場所のパリティビットを「誤」にセットする。デー
タが画像データである場合、画像データを含むデータ記
憶場所のパリティビットはステップ７８で「正」にセッ
トされる。

本発明の利点は当業者には明白であろう。本発明のハリ
ティ検査方式を読取シ　変更　書込みサイクルと組合せ
ることにより、ハードウェア又はソフトウェアを追加せ
ずにカーソルへの多重書込みを検出できるのみならず、
既にあるカーソルデータに重ね書きしようとする試みに
関しても直ちにフィードバックが得られる。ビデオ表示
スクリーンで複数のカーソルを操作するタスクをメイン
コンピュータメモリの誤す検出動作と一体化しているの
で、ＣＰＵは図形表示システムの他の、優先順位の高い
タスクを自在に処理できる。

第５図のデータ構造と、第６図のフローチャートには、
本発明の第２の実施例が示されている。

フレームバッファのそれぞれのデータ記憶場所のパリテ
ィビットは誤シ検出のために使用されなくなり、メモリ
制御装置はパリティビットを通常の７レームバツフア書
込みの一部として書込筐ない。

その代わ）に、パリティビットは「タグ」ビットとして
使用される。言いかえれば、メモリ制御装置は、データ
記憶場所の内容とは無関係にパリティビットにＴＲＵＥ
又はＦＡＬＳＥのいずれか一方の状態をとらせるモード
を有する。そこで、メモリ制御装置は、ある状態にセッ
トされているパリティビットを有するデータ記憶場所に
対して参照が実行されるたびに、そのデータ記憶場所の
内容とは無関係に割込みを発生する。本発明の第１の実
施例とは異なう、第２の実施例では、読取り一変更−書
込みサイクルとしては７レームバツフアに書込み全実行
しない。パリティビットの状態はデータ記憶場所の内容
に左右されないので、メモリ制御装置は、パリティビッ
トと関連するデータ記憶場所に書込んでいる間に、パリ
ティビットの状態を読取ることができる。

第５図には、第３図と類似するビットマツプとデータ構
造が示されている。パリティビットフィールド２４はタ
グビットとして使用される。従って、メモリ制御装置１
２は、カーソルデータを含む各データ記憶場所について
、タグピットの状態を真に初期設定する（パリティピッ
）ｔ−ｒＴＪにセットする。）そうでない場合には、メ
モリ制御装置はタグピットの状態を偽に初期設定する（
パリティビットを「Ｆ」にセットする）。その後、メモ
リ制御装置は、データ記憶場所フィールド２２ではなく
パリティビットフィールド２４を参照することにより、
カーソルの位置と動きを追跡する。

第６図に関して説明する。ステップ９０で、フレームバ
ッファ２０を含むメインコンピュータメモリ１６に対し
て参照が実行されるまで、ステップｆ３２のＣＰＵの通
常のパリティ検査動作は継続される。７レームバツ７ア
２０に対する参照と、メインコンピュータメモリ１６の
その他の部分に対する参照とを区別するために、ベース
バウンズレジスタ、高次アドレスビット復号方式又はそ
れに類する検出方法を利用できることがかかるであろう
。ステップ９４によれば、フレームバッファ２０に対す
る参照がなされると、メイン制御装置１２は初期設定さ
れて、常にパリティビット２４をＦＡＬＳＥにセットす
る。次に、ステップ９６に示すように、メモリ制御装置
１２は、画像データと、カーソルデータとを含むデータ
を７レームバツ７ア２０の全てのデータ記憶場所に書込
む。データの書込みが完了すると、ステップ９８で、メ
モリ制御装置１２はカーソルデータを含むデータ記憶場
所ごとにパリティビット２４ｔＴＲＵＥにセットする。

データ記憶場所が画像データを含む場合には、メモリ制
御装置１２はパリティビットを元のｔｌにしておく。こ
れで、メモリ制御装置の初期設定は終わる。その後、Ｔ
ＲＵＥのパリティビットを含むフレ、−ムバツファのデ
ータ記憶場所に対して読取υ又は書込みのための参照が
実行されるたびに、メモリ制御装置は、ステップ１０４
に示すように、割込みを発生する。

いずれか１つのカーソルを移動する場合には、ステップ
９４からステップ１０４マでが再び実行される。本発明
の第２の実施例においては、メモリ制御装置はフレーム
バッファのデータ記憶場所の内容とは無関係にパリティ
ビットをセットすることができるので、？テップ９６で
、フレームバッファ全体を書き直しする必要はなく、カ
ーソルが占めている記憶場所を書込むだけで良い。同時
に、ステップ１００はカーソルを新たな記憶場所に書込
むだけで良い。

以上、本発明を第１図から第６図の好ましい実施例に関
連して、ある１つのコンピュータメモＩＪ構成に重きを
おいて説明したが、図は単に実例金石すものであシ、本
発明に対する制限と解釈されてはならないことを理解す
べきである。さらに、本発明の装置は、カーソル制御装
置全使用しているどの図形表示システムにも有用である
ことは明らかである。詳細にいえば、本発明を実現する
ために、パリティ検査方式又はタグピット以外の誤シ修
正コードを使用しても良い。同様に、コンピュータメモ
リへの参照を検出する種々の手段を使用して良い。当業
者により、ここに開示される本発明の趣旨から逸脱せず
に数多くの変更や変形を実施しうるものと考えられる。

【図面の簡単な説明】

第４図は、メインコンピュータメモリの一部として形成
された７レームバツフアを含む一般図形表示システムの
構造を示すブロック線図。 第２図は、少なくとも１つの別個の７レームバツフアを
含む一般図形表示システムの構造を示すブロック線図。 第３図は、本発明による７レームバツフアのデータ構造
を示す図。 第４図は、本発明による図形表示システムにかケルフレ
ームバッファの動作に示ｔフローチャート。 第５図は、本発明によるさらに精巧なフレームバッファ
のデータ構造を示す図。 第６図は、本発明による図形表示システムにおけるさら
に精巧なフレームバッファの動作を示すフローチャート
である。 １０・・・・中央処理装置（ＣＰＵ）、１１・・・・カ
ーソル制御装置、１２・・・・メモリ制御装置、１６・
・・ｅメインコンピュータメモリ、２０・・・・７レー
ムバツ７ア、３０．・・・ビデオ発生器、３２・・・・
表示ボート、３４・・・・ヒテオ表示スクリーン、４０
・・・・ホストＣＰυ、４１・・・・カーソル制御装置
、４４・・・・メインメモリ、４６・・・・高速インタ
フェース、５０・・・・図形用ＣＰＵ１５２・・・・フ
レームバッファメモリ、５４・・・・ビデオ発生器、５
６・・―・ビデオ表示装置。

Claims (2)

【特許請求の範囲】
1. （１）表示装置と、プロセッサ装置とを含むコンピュー
   タ表示システムでカーソルの位置を確定する方法におい
   て、 前記プロセッサ装置と、前記表示装置とに結合し、それ
   ぞれが前記表示装置の１つの画素を表わしている複数の
   アドレス記憶場所を有するアドレスフィールドと、それ
   ぞれが対応する１つのアドレス記憶場所の内容を報知し
   ている複数のビットを有するパリテイビットフィールド
   とを含むメモリ手段にデータを記憶する過程と； 前記プロセッサ装置に結合するカーソル制御手段により
   、前記表示装置上の前記カーソルの位置を移動させる過
   程と； 前記プロセッサ装置に結合するメモリ制御手段により、
   前記メモリ手段にデータを書込む過程と；前記メモリ手
   段に結合するメモリ読取り手段により、前記メモリ手段
   の内容を読取る過程と；前記カーソルの位置が前記アド
   レス記憶場所の位置と一致する場合、カーソル検出手段
   により前記パリテイビットを変更する過程とから成る方
   法。
2. （２）表示装置と、プロセッサ装置とを含むコンピュー
   タ表示システムにおいて、前記表示装置上のカーソルの
   位置を検出する装置であつて、前記プロセッサ装置と、
   前記表示装置とに結合し、それぞれが前記表示装置の１
   つの画素を表わしている複数のアドレス記憶場所を有す
   るアドレスフィールドと、それぞれが対応する１つの前
   記アドレス記憶場所の内容を報知している複数のビット
   を有するパリテイビットフィールドとにデータを記憶す
   るメモリ手段と； 前記プロセッサ装置に結合し、前記表示装置上の前記カ
   ーソルの位置を移動させるカーソル制御手段と； 前記プロセッサ装置に結合し、前記メモリ手段にデータ
   を書込むメモリ制御手段と； 前記メモリ手段に結合し、前記メモリ手段の内容を読取
   るメモリ読取り手段と； 前記カーソルの位置が前記アドレス記憶場所の位置と一
   致する場合に、前記パリテイビットを変更するカーソル
   検出手段とを具備する装置。