JPH0547851B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図形情報を表示する装置及び方法に
関し、特に、パリテイビツトを有するコンピユー
タメモリにおいてカーソルを検出するデータ処理
装置及びデータ処理方法に関する。

〔従来の技術及び発明が解決しようとする問題点〕

多くのコンピユータ表示システムは、中央処理
装置（CPU）と表示装置との間に結合されるフ
レームバツフアを採用している。フレームバツフ
アは、CPUが表示すべきデータを書込むメモリ
である。表示スクリーンのそれぞれの画素はフレ
ームバツフアの少なくとも１つの記憶場所により
表わされるので、全体として実際のスクリーンの
ビツトマツプを形成する。フレームバツフアの各
記憶場所が新たな画像データにより再生される前
に、記憶場所の内容は走査され、スクリーンに表
示される。

スクリーンに図形画像が発生させたならば、ユ
ーザーが画像を指示することにより画像と相互に
作用し合う、すなわち画像を修正すると便利であ
る。カーソルは、マウス、トラツクボール、ライ
トペン、タツチスクリーンなどのある種の制御装
置により制御するスクリーン上の位置指示手段で
ある。図形表示システムを駆動するフレームバツ
フアを設計するに当たつてよく起こる問題は、カ
ーソルの描出と図形画像の描出とを分離すること
である。最終的な目標は、追加ハードウエア及
び／又はソフトウエアのコストを最小限に保つ一
方で、カーソル操作するために必要なCPU時間
を短縮することである。

従来の方法の１つによれば、図形画像の描出の
ためのフレームバツフアと、カーソルを表示する
ためのフレームバツフアの２つのフレームバツフ
アを別個に設ける。カーソル用フレームバツフア
は表示スクリーンと同じか、又はそれより小さい
サイズであればよい。この方法では特殊なハード
ウエアは不要であるが、メモリプレーンが別に設
けられなければならないという欠点はある。

別の方法は、図形画像を描出する前に、ソフト
ウエアに、カーソルが所定の領域内に位置の内に
あるか否かを検査させる。その領域は境界限定ボ
ツクスにより規定される。この方法の欠点は、カ
ーソルが境界限定ボツクスの中に位置するか否か
にかかわらず、検査の繰返しによつて多くの
CPU時間が費され、従つて、図示表示システム
の総合性能が悪影響を受けるということである。

上記の方法を変形した方法によれば、フレーム
バツフア用インタフエースの一部としてベースパ
ウンズレジスタを組込む。ベースレジスタはカー
ソルデータの最下位のメモリアドレスを記憶し、
バウンズレジスタは最上位のアドレスを記憶す
る。ベースバウンズレジスタの２つのメモリアド
レスの間にある記憶場所に対して参照がなされる
と、フレームバツフア用インタフエースは、
CPUに元の画像データの上にカーソルデータを
重ね書きしようとしていることを警告するため
に、割込みを発生する。続いて、カーソルデータ
が回復される前に画像を操作し、割込みをデイス
エーブルする。カーソルを操作するために必要な
CPU時間は先のソフトウエアによる方法の場合
より短いが、カーソル割込みは、フレームバツフ
アのアクセス帯域幅、すなわち、フレームバツフ
アを更新できる速度は少なくなる。

以下にさらに詳細に説明するように、本発明
は、メインコンピユータメモリの一部として形成
されるフレームバツフアにおける複数のカーソル
を検出する方法及び装置を提供する。本発明は、
複数のカーソルを操作するのに必要なCPU時間
を相当に短縮するために、適量のハードウエアを
含む。本発明を利用すると、フレームバツフアの
アクセス帯域幅を大きく維持しつつ、カーソルの
操作を実行することができるので、図形表示シス
テムの総合性能は向上する。

〔問題点を解決するための手段〕

パリテイビツトを有するコンピユータメモリに
おける複数のカーソルの位置を検出するためにデ
ジタルコンピユータと共に最も有利に使用できる
装置及び方法を開示する。

本発明の一実施例においては、コンピユータメ
モリの通常のパリテイ検査方式を変形して、カー
ソルデータを含むデータ記憶場所を検出するため
にパリテイビツトを使用するようになつている。
フレームバツフアへの新たなデータの書込みは読
取り―変更―書込みサイククルとして実行され
る。

本発明の別の実施例では、コンピユータメモリ
のパリテイ検査をそのような目的のために使用せ
ず、その代わりに、メモリ制御装置は、データ記
憶場所の内容とは無関係に、パリテイビツトに２
つの状態の一方をとらせるモードを有する。読取
り―変更―書込みサイクルとしてフレームバツフ
アに書込みをするのではなく、メモリ制御装置
は、パリテイビツトと関連するデータ記憶場所の
内容を書込む一方で、パリテイビツトの状態を読
取ることによりカーソルの位置を検出する。

本発明を実現した結果、フレームバツフアのア
クセス帯域幅を大きく維持しつつ、CPUがカー
ソルを操作するのに費す時間は短縮される。

〔表記法及び用語〕

以下の詳細な説明の大半は、コンピユータメモ
リ内部におけるデータビツトの操作及びデータ構
造のアルゴリズム表示と記号表示によつて表わさ
れている。そのようなアルゴリズムによる説明や
表示は、データ処理技術の分野に熟達した人がそ
の作業の内容を他の当業者に最も有効に伝達する
ために利用する手段である。

ここでは、また、一般的にも、アルゴリズムは
所望の１つの結果に至る首尾一貫した一連のステ
ツプであると理解されている。それらのステツプ
は、物理的な量の物理的操作を必要とするステツ
プである。通常、それらの量は記憶、転送、組合
せ、比較及びその他の方法による操作が可能であ
る電気的信号又は磁気的信号の形態をとるが、必
ずしもそうである必要はない。主として一般に共
通する用語であるという理由により、それらの信
号をビツト、値、要素、記号、文字、項、数など
と呼ぶと便利であることがわかつている。ただ
し、これらの用語及びそれらに類する用語は、全
て、適切な物理的な量と関連させるべきものであ
つて、そのような量に便宜上付されたラベルであ
るにすぎないということを忘れてはならない。

さらに、実行される操作を、オペレータにより
実行される知的な動作と一般に関連している加算
又は比較などの用語で呼ぶことが多いが、ここで
説明するような、本発明の一部を成す動作のどれ
をとつても、そのようなオペレータの能力は、多
くの場合、不要であるか又は望ましくない。すな
わち、動作は機械の動作である。本発明の動作を
実行するのに有用な機械には、汎用デジタルコン
ピユータ又はその他の同様な装置がある。いずれ
の場合にも、コンピユータを動作させる際の方法
の動作と、計算それ自体の方法との区別に留意す
べきである。本発明は、電気的又はその他の（た
とえば、機械的、化学的）物理的信号を処理し
て、別の所望の物理的信号を発生させるときにコ
ンピユータを動作させる方法ステツプに関する。

また、本発明は、上記の動作を実行する装置に
も関する。この装置は必要な目的に合わせて特別
に構成されても良いが、汎用コンピユータを具備
し、それに記憶されるコンピユータプログラムに
よつてコンピユータを選択的に動作させるか又は
再構成するようなものであつても良い。ここで提
示されるアルゴリズムは、元来、特定のコンピユ
ータ又はその他の装置に関係していない。特に、
本発明の教示に従つて書込まれるプログラムと共
に様々な汎用機械を使用して差支えないか、ある
いは、要求される方法ステツプを実行するため
に、より特殊化した装置を構成するほうが好都合
であると判明する場合もあろう。このような多種
多様な機械に必要とされる構造は、以下の説明か
ら明白になるであろう。

〔実施例〕

図形表示システムで使用するためのパリテイビ
ツトを有するコンピユータシステムの一部として
形成されたフレームバツフアにおいてカーソルを
検出する装置及び方法を開示する。以下の説明で
は、本発明をさらに徹底して理解させるために、
便宜上、特定の装置、信号及びデータ構造を開示
するが、そのような特定の詳細な事項を含まずと
も本発明を実施しうることは当業者には明白であ
ろう。また、場合によつては、本発明を無用に不
明瞭にするのを避けるために、周知の回路、装置
及びデータ構造を説明しないこともある。

第１図に関して説明すると、中央処理装置
（CPU）１０はシステムバス１４を介してフレー
ムバツフア２０に結合している。カーソル位置を
発生させるときに信号を供給するカーソル制御装
置１１はCPU１０に結合している。画像データ
とカーソルデータは、同様にCPU１０に結合す
るメモリ制御装置１２によりフレームバツフア２
０に書込まれる。フレームバツフア２０はメイン
コンピユータメモリ１６の一部として組込まれて
いる。

表示ポート３２はフレームバツフア２０から画
像データとカーソルデータを読取り、それらのデ
ータをビデオ表示スクリーン３４に表示する。図
示する通り、一般に、表示ポート３２は、メモリ
制御装置１２がフレームバツフア２０にデータを
書込むより速い速度で、フレームバツフア２０か
らデータを読取る。

第２図は、本発明を取入れた二重システムバス
形図形表示システムを示す。第１図に示すように
メインコンピユータメモリの一部を成すフレーム
バツフアに関連して本発明を説明したが、当業者
が第２図に示す構成、又はパリテイビツト検査方
式を有する別のメモリ構成で同じ発明を実施する
に際して妨げとなるものは何もない。第２図の場
合、ホストCPU４０はホストシステムバス４２
を介してメインメモリ４４に結合し、カーソル制
御装置４１はホストCPU４０に結合している。
ホストCPU４０から伝送されたカーソルデータ
は、高速インタフエース４６によりフレームバツ
フアメモリ５２に書込まれる。図形用CPU５０
は画像データを発生し、図形用システムバス４８
を介してそのデータをフレームバツフアメモリ５
２に書込む。ビデオ発生器５４はフレームバツフ
アメモリ５２から画像データとカーソルデータを
読取り、それらのデータをビデオ表示装置５６に
表示する。

第３図に示すように、ビデオ表示スクリーン３
４には２つのカーソル３６及び３８が同時に表示
される。２つのカーソルを含む表示スクリーン
は、フレームバツフア２０内に対応する「ビツト
マツプ」を有する。再び第３図を参照すると、２
つのカーソル３６及び３８を囲む選択された部分
領域がスクリーン上に示されている。同じ領域の
フレームバツフア２０内の対応するビツトマツプ
も第３図に示されている。メインコンピユータメ
モリ１６と同様に、フレームバツフア２０の各記
憶場所はデータ記憶場所２２と、パリテイビツト
２４とを有する。

多くのコンピユータシステムにおいては、パリ
テイビツトを記憶するために使用される部分を除
いて、メインコンピユータメモリのデータ記憶位
置をデータの記憶に使用して良い。パリテイビツ
トは、従来、誤りの検出と、データ修正のために
使用されている。メモリに新たなデータが書込ま
れるたびに、そのデータについて組込み正確度検
査を実行するために、CPUは、各データが書込
まれる前に、データの中の１の数をカウントす
る。メモリ制御装置は、各パリテイビツトの１又
は０の総数が常に奇数（奇数ビツトパリテイ）又
は偶数（偶数ビツトパリテイ）となるように、パ
リテイビツトの場所に１又は０を書込む。データ
記憶場所からデータが読取られるたびにパリテイ
ビツトは読取られ、検査される。パリテイ検査が
不正確であれば、それは、該当するデータ記憶場
所が不適正に書込まれていることを示しており、
システムは誤り割込みを発生し、そのデータ記憶
場所に再び書込みを実行する。

再び第３図を参照して説明すると、データ記憶
場所２２はビデオ表示スクリーン３４の画素ごと
に画像データ又はカーソルデータを含む。しかし
ながら、本発明では、誤り検出のためにパリテイ
ビツト２４を使用しない。その代わりに、パリテ
イビツトを使用して、各データ記憶場所２２がカ
ーソルデータを含むか否かを示す。画像データを
含むデータ記憶場所２２には「正しい」パリテイ
ビツトが書込まれ（パリテイビツトは「Ｃ」にセ
ツトされる）、カーソルデータを含むデータ記憶
場所には「誤り」であるパリテイビツトが書込ま
れる（パリテイビツト「Ｉ」にセツトされる）。
従つて、パリテイビツトは、ビデオ表示スクリー
ン上のカーソルの位置を追跡するために使用され
る。本発明は、単独の画素の誤りが表示装置に目
に見えるように問題を引起こすことはなく、いず
れにせよ、そのような誤りが起こるのはごく稀で
あるために、フレームバツフアに関する誤り検出
は通常は不要であるという前提に基づいている。
現実にパリテイ誤りが起こつても、その誤りは、
次にCPUが表示を更新する機会に修正されるも
のと思われる。このように、パリテイビツトを誤
り検出に関係させずに、カーソル追跡にのみ使用
することにより、システムの性能を低下させるこ
とはない。

第４図は、カーソルを操作するために必要な
CPUの時間をシステム性能に影響を与えずにか
なり短縮するための本発明の動作のシーケンスを
示すフローチヤートである。カーソル位置を表わ
す印としてパリテイビツトを使用すると、システ
ム性能全体が改善されるばかりでなく、同じビデ
オ表示スクリーン上で複数のカーソルを同時に表
示し且つ操作することが可能になる。本発明に従
つたシステムにおいては、表示ポート３２がカー
ソルデータを含むデータ記憶場所からデータを読
取つている場合の他は、誤り割込みは発生されな
いと考えられる。第４図のフローチヤートのステ
ツプ60によれば、ステツプ62のCPUの通常動作
―パリテイ検査を含む―は、フレームバツフアを
含むメインコンピユータメモリの参照が起こるま
で続く。フレームバツフアの参照と、メインコン
ピユータメモリのその他の部分の参照とを区別す
るために、設計に際しては、多数の様々な手段の
中から、ベースバウンズレジスタ又は高次アドレ
スビツト復号方式を採用することになるであろ
う。

第４図のステツプ64では、フレームバツフアへ
の新たなデータの書込みを読取り―変更―書込み
サイクルとして実行する。読取り―変更―書込み
サイクルによつて、メモリ制御装置は、一群の画
素の読取りによるフレームバツフアの更新と、新
たな値の計算と、フレームバツフアへの画素の戻
し書込みとを実行することができる。読取り―変
更―書込みサイクルは別個の読取りサイクルと、
書込みサイクルより速くメモリを更新できること
がわかるであろう。そのため、新たなデータを書
込む前にパリテイビツト２４を検査できるので、
カーソルデータを含む記憶場所２２が重ね書きさ
れているか否かを判定することが可能である。ス
テツプ66は、データ記憶場所２２が画像データを
含む（パリテイビツトが「正」にセツトされてい
る）か否かを判定するパリテイ検査のステツプで
あり、読くステツプ68では、画像データを読取つ
て、ピデオ表示スクリーン３４に表示する。これ
に対し、ステツプ66のパリテイ検査で、表示ポー
ト３２がデータ記憶場所２２からカーソルデータ
を読取つている（パリテイビツトが「誤」にセツ
トされている）ことが検出された場合には、ステ
ツプ70に示すように、メモリ制御装置１２は誤り
割込みを発生する。ステツプ70の割込みでは、シ
ステムは、パリテイ誤りが本当のパリテイ誤りに
起因するのか又はカーソル参照のためであつたの
かを検査することを要求される。誤りが現実のも
のであれば、データ記憶場所に正しいデータを再
び書込む。そうでない場合には、元のカーソルデ
ータを回復する。

さらに第４図を参照して説明すると、ステツプ
72は、パリテイビツトがどのようにして書込まれ
るかを示している。ステツプ74及び76では、デー
タがカーソルデータであることを確定し、カーソ
ルデータを含むデータ記憶場所のパリテイビツト
を「誤」にセツトする。データが画像データであ
る場合、画像データを含むデータ記憶場所のパリ
テイビツトはステツプ78で「正」にセツトされ
る。

本発明の利点は当業者には明白であろう。本発
明パリテイ検査方式を読取り 変更 書込みサイ
クルと組合せることにより、ハードウエア又はソ
フトウエアを追加せずにカーソルへの多重書込み
を検出できるのみならず、既にあるカーソルデー
タに重ね書きしようとする試みに関しても直ちに
フイードバツクが得られる。ビデオ表示スクリー
ンで複数のカーソルを操作するタスクをメインコ
ンピユータメモリの誤り検出動作と一体化してい
るので、CPUは図形表示システムの他の、優先
順位の高いタスクを自在に処理できる。

第５図のデータ構造と、第６図のフローチヤー
トには、本発明の第２の実施例が示されている。
フレームバツフアのそれぞれのデータ記憶場所の
パリテイビツトは誤り検出のために使用されなく
なり、メモリ制御装置はパリテイビツトを通常の
フレームバツフア書込みの一部として書込まな
い。その代わりに、パリテイビツトは「タグ」ビ
ツトとして使用される。言いかえれば、メモリ制
御装置は、データ記憶場所の内容とは無関係にパ
リテイビツトにTRUE又はFALSEのいずれか一
方の状態をとらせるモードを有する。そこで、メ
モリ制御装置は、ある状態にセツトされているパ
リテイビツトを有するデータ記憶場所に対して参
照が実行されるたびに、そのデータ記憶場所の内
容とは無関係に割込みを発生する。本発明の第１
の実施例とは異なり、第２の実施例では、読取り
―変更―書込みサイクルとしてはフレームバツフ
アに書込みを実行しない。パリテイビツトの状態
はデータ記憶場所の内容に左右されないで、メモ
リ制御装置は、パリテイビツトと関連するデータ
記憶場所に書込んでいる間に、パリテイビツトの
状態を読取ることができる。

第５図には、第３図と類似するビツトマツプと
データ構造が示されている。パリテイビツトフイ
ールド２４はタグビツトとして使用される。従つ
て、メモリ制御装置１２は、カーソルデータを含
む各データ記憶場所について、タグビツトの状態
を真に初期設定する（パリテイビツトを「Ｔ」に
セツトする。）そうでない場合には、メモリ制御
装置はタグビツトの状態を偽に初期設定する（パ
リテイビツトを「Ｆ」にセツトする）。その後、
メモリ制御装置は、データ記憶場所フイールド２
２ではなくパリテイビツトフイールド２４を参照
することにより、カーソルの位置と動きを追跡す
る。

第６図に関して説明する。ステツプ90で、フレ
ームバツフア２０を含むメインコンピユータメモ
リ１６に対して参照が実行されるまで、ステツプ
92のCPUの通常のパリテイ検査動作は継続され
る。フレームバツフア２０に対する参照と、メイ
ンコンピユータメモリ１６のその他の部分に対す
る参照とを区別するために、ベースバウンズレジ
スタ、高次アドレスビツト復号方式又はそれに類
する検出方法を利用できることがかかるであろ
う。ステツプ94によれば、フレームバツフア２０
に対する参照がなされると、メイン制御装置１２
は初期設定されて、常にパリテイビツト２４を
FALSEにセツトする。次に、ステツプ96に示す
ように、メモリ制御装置１２は、画像データと、
カーソルデータとを含むデータをフレームバツフ
ア２０の全てのデータ記憶場所に書込む。データ
の書込みが完了すると、ステツプ98で、メモリ御
装置１２はカーソルデータを含むデータ記憶場所
ごとにパリテイビツト２４をTRUEにセツトす
る。データ記憶場所が画像データを含む場所に
は、メモリ制御装置１２はパリテイビツトを元の
ままにしておく。これで、メモリ制御装置の初期
設定は終わる。その後、TRUEのパリテイビツ
トを含むフレームバツフアのデータ記憶場所に対
して読取り又は書込みのための参照が実行される
たびに、メモリ制御装置は、ステツプ104に示す
ように、割込みを発生する。

いずれか１つのカーソルを移動する場合には、
ステツプ94からステツプ104までが再び実行され
る。本発明の第２の実施例においては、メモリ制
御装置はフレームバツフアのデータ記憶場所の内
容とは無関係にパリテイビツトをセツトすること
ができるので、ステツプ96で、フレームバツフア
全体を書き直しする必要はなく、カーソルが占め
ている記憶場所を書込むだけで良い。同時に、ス
テツプ100はカーソルを新たな記憶場所に書込む
だけで良い。

以上、本発明を第１図から第６図の好ましい実
施例に関連して、ある１つのコンピユータメモリ
構成に重きをおいて説明したが、図は単に実例を
示すものであり、本発明に対する制限と解釈され
てはならないことを理解すべきである。さらに、
本発明の装置は、カーソル制御装置を使用してい
るどの図形表示システムにも有用であることは明
らかである。詳細にいえば、本発明を実現するた
めに、パリテイ検査方式又はタグビツト以外の誤
り修正コードを使用しても良い。同様に、コンピ
ユータメモリへの参照を検出する種々の手段を使
用して良い。当業者により、ここに開示される本
発明の趣旨から逸脱せずに数多くの変更や変形を
実施しうるものと考えられる。

【図面の簡単な説明】

第１図は、メインコンピユータメモリの一部と
して形成されたフレームバツフアを含む一般図形
表示システムの構造を示すブロツク線図、第２図
は、少なくとも１つの別個のフレームバツフアを
含む一般図形表示システムの構造を示すブロツク
線図、第３図は、本発明によるフレームバツフア
のデータ構造を示す図、第４図は、本発明による
図形表示システムにおけるフレームバツフアの動
作を示すフローチヤート、第５図は、本発明によ
るさらに精巧なフレームバツフアのデータ構造を
示す図、第６図は、本発明による図形表示システ
ムにおけるさらに精巧なフレームバツフアの動作
を示すフローチヤートである。 １０……中央処理装置（CPU）、１１……カー
ソル制御装置、１２……メモリ制御装置、１６…
…メインコンピユータメモリ、２０……フレーム
バツフア、３０……ビデオ発生器、３２……表示
ポート、３４……ビデオ表示スクリーン、４０…
…ホストCPU、４１……カーソル制御装置、４
４……メインメモリ、４６……高速インタフエー
ス、５０……図形用CPU、５２……フレームバ
ツフアメモリ、５４……ピデオ発生器、５６……
ビデオ表示装置。

Claims (1)

1. 【特許請求の範囲】 １ 表示装置と、プロセツサ装置とを含むコンピ
   ユータ表示システムでカーソルの位置を確定する
   方法において、 前記プロセツサ装置と、前記表示装置とに結合
   し、それぞれが前記表示装置の１つの画素を表わ
   している複数のアドレス記憶場所を有するアドレ
   スフイールドと、それぞれが対応する１つのアド
   レス記憶場所の内容を報知している複数のビツト
   を有するパリテイビツトフイールドとを含むメモ
   リ手段にデータを記憶する過程と； 前記プロセツサ装置に結合するカーソル制御手
   段により、前記表示装置上の前記カーソルの位置
   を移動させる過程と； 前記プロセツサ装置に結合するメモリ制御手段
   により、前記メモリ手段にデータを書込む過程
   と； 前記メモリ手段に結合するメモリ読取り手段に
   より、前記メモリ手段の内容を読取る過程と； 前記カーソルの位置が前記アドレス記憶場所の
   位置と一致する場合、カーソル検出手段により前
   記パリテイビツトを変更する過程とから成る方
   法。 ２ 表示装置と、プロセツサ装置とを含むコンピ
   ユータ表示システムにおいて、前記表示装置上の
   カーソルの位置を検出する装置であつて、 前記プロセツサ装置と、前記表示装置とに結合
   し、それぞれが前記表示装置の１つの画素を表わ
   している複数のアドレス記憶場所を有するアドレ
   スフイールドと、それぞれが対応する１つの前記
   アドレス記憶場所の内容を報知している複数のビ
   ツトを有するパリテイビツトフイールドとにデー
   タを記憶するメモリ手段と； 前記プロセツサ装置に結合し、前記表示装置上
   の前記カーソルの位置を移動させるカーソル制御
   手段と； 前記プロセツサ装置に結合し、前記メモリ手段
   にデータを書込むメモリ制御手段と； 前記メモリ手段に結合し、前記メモリ手段の内
   容を読取るメモリ読取り手段と； 前記カーソルの位置が前記アドレス記憶場所の
   位置と一致する場合に、前記パリテイビツトを変
   更するカーソル検出手段とを具備する装置。