JPH0394360A - マルチプロセッサシステムの入出力割込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はマルチプロセッサシステムの制御方式に関し、
特に入出力要求に対する完了を通知するための入出力割
込みの制御方式に関する。

［従来の技術］ 従来の入出力割込み制御方式では、プロセッサが単数／
複数に関わらず、プロセッサが入出力要求を入出力制御
装置に対して発行した場合、入出力制御装置は発行元の
プロセッサを記憶し、入出力要求が完了した時点で入出
力要求発行元のプロセッサに割込みを発生させ、入出力
制御装置から割込みを受けた入出力要求発行元プロセッ
サが入出力要求完了を処理する制御方式を行っていた。

具体的な制御例を第２図に示す。プロセッサｉが入出力
制御装置３ｍに対して入出力要求を時刻ｔｏで発行する
と、入出力制御装置３ｍは要求に従った動作を行った後
、時刻ｔ１において動作の完了をプロセッサｉに対して
割込みを発生することで通知する。

［発明が解決しようとする課題コ 上述した従来のマルチプロセッサシステムの入出力割込
み制御方式では、入出力要求完了において、入出力制御
装置が入出力要求発行元プロセッサに割込むが、常にプ
ロセッサが割込みを受付けられるとは限らない。これは
、通常プロセッサには、複数の割込みレベルがあり、そ
の割込みレベルには優先度がつけられ優先度に従って割
込みが受付けられるため、割込もうとしたプロセッサに
対してより高い割込みレベルを持った入出力制御装置か
らの割込みが発生している場合があるからである。ここ
で、入出力要求発行元プロセッサが割込みを受付けられ
ない場合には、他のプロセッサが割込みを受付けられる
状態であっても、入出力制御装置は入出力要求発行元プ
ロセッサが、割込み受付けられる状態になるのを待つ必
要があり、入出力要求発行タスクの処理時間が遅くなっ
てしまうという欠点があった。

具体的な動作例を第２図の時刻ｔ２からｔ４でのプロセ
ッサｉと入出力制御装置３ｍの動作を使用して説明する
。プロセッサｉから時刻ｔ２で入出力制御装置３ｍに対
して入出力要求を発行すると、入出力制御装置３ｍは要
求動作完了時点でプロセッサｉに対して割込みを発生さ
せる（時刻ｔ３）。ここで、プロセッサｉの走行レベル
が入出力制御装置３ｍの割込みレベルよりも高い場合に
は、プロセッサｉは入出力制御装置３ｍの割込み要求に
対して割込み拒否の応答を返す（時刻ｔ３′）。入出力
制御装置３ｍはこの割込み拒否の応答により、割込み保
持状態となる。時刻ｔ４において、プロセッサｉの走行
レベルの変化により、プロセッサｉから再割込み要求が
全ての入出力制御装置に対して発行される。時刻ｔ４’
において入出力制御装置３ｍがプロセッサｉに対して再
度割り込みを発生させて入出力要求が完了する。

この時刻ｔ３からｔ４’の時間は、入出力制御装置３ｍ
に割込みが保持されている時間であり、プロセッサｉ以
外のプロセッサでは、入出力制御装置３ｍの割込みが受
付けられる可能性があり、時刻ｔ３からｔ４’の時間が
無駄な待ちとなる。

［課題を解決するための手段］ 本発明は前記問題点を解決するために、割込みレベルに
対応したプログラム走行レベルを持つ複数のプロセッサ
と、入出力要求完了を割込みによってプロセッサに通知
する複数の入出力制御装置と、前記プロセッサと前記入
出力制御装置との間でデータ交換を行うための経路とし
てのバスによって構成されるマルチプロセッサシステム
に於いて、 前記各プロセッサ内は、プログラム走行レベルが変化し
た時点で、前記各入出力制御装置に対して、走行レベル
が変化したことを通知するための走行レベル変化信号と
、前記入出力制御装置のいずれかに対して入出力を要求
するために入出力要求信号とを出力するプロセッサ信号
出力手段を有し、 前記各入出力制御装置は、前記各プロセッサの走行レベ
ルを記憶する領域と、前記プロセッサのいずれかから入
出力要求を受けている場合には、そのプロセッサ識別子
を記憶する領域とからなる制御テーブルと、プロセッサ
から出力されたプロセッサ信号を受付け、プロセッサ信
号が走行レベル変化信号ならば制御テーブル上の対応プ
ロセッサ領域の走行レベルの値を更新し、入出力要求信
号ならば前記制御テーブル上の入出力要求発行プロセッ
サの領域を更新するプロセッサ信号受付け手段と、前記
プロセッサいずれからか発行された入出力要求の完了時
点で、入出力制御装置が割込むレベルと前記制御テーブ
ル上の入出力命令要求プロセッサ領域と各プロセッサの
走行レベルを比較し、割込むプロセッサを決定し、割込
み信号を出力する割込み信号出力手段とを持つことで、
プロセッサ上での走行レベル変化時点では、前記プロセ
ッサ信号出力手段により、各入出力制御装置に対してプ
ロセッサの走行レベルが変化したことを走行レベル変化
信号出力として通知し、入出力要求発生時点では、任意
の入出力制御装置に対して入出力要求信号を出力し、入
出力制御装置においては、前記プロセッサ信号受付け手
段により、プロセッサから出力された信号が走行レベル
変化信号ならば、制御テーブルの該当するプロセッサの
走行レベル記憶領域を更新し、入出力要求信号ならば制
御テーブル上の入出力要求プロセッサ領域を更新し、 入出力要求完了時点では、前記割込み信号出力手段によ
り、入出力制御装置の割込みレベルと制御テーブル上の
入出力要求発行プロセッサ領域と各プロセッサの走行レ
ベルを比較することで、割込み先プロセッサを決定し、
割込み信号を出力する手段を有する。

［実施例］ 次に、本発明について図面を参照して詳細に説明する。

第１図はプロセッサがＮ個、入出力制御装置がＭ個の場
合の一実施例であり、 プロセッサ１〜Ｎ１バス２０、入出力制御装置３１〜３
Ｍ，各プロセッサ１〜Ｎ内には走行レベルが変化時点で
、走行レベルが変化したことを入出力制御装置３１〜３
Ｍに通知するための走行レベル変化信号の出力、及び入
出力要求の場合には入出力制御装置３１〜３Ｍのいずれ
かに対して入出力要求信号を出力するプロセッサ信号出
力手段１０を有し、 各入出力制御装置３１〜３Ｍ内にはプロセッサ１〜Ｎに
対応してその走行レベルを記憶する領域と、プロセッサ
１〜Ｎのいずれからか入出力要求を受けている場合には
、そのプロセッサ識別子を記憶する領域である入出力要
求プロセッサ領域からなる制御テーブル４０と、 プロセッサ１〜Ｎから発行されたプロセッサ信号を受付
け、信号が走行レベル変化信号ならば制御テーブル４０
上の対応する走行レベルの領域を更新し、入出力要求信
号ならば制御テーブル４０上の入出力要求プロセッサ領
域を更新するプロセッサ信号受付け手段５０と、 入出力制御装置３１〜３Ｍでの入出力要求完了での割込
み発生時点で、割込みレベルと制御テーブル４０上の入
出力要求プロセッサ領域と各プロセッサの走行レベルと
を比較して、割込み先プロセッサを決定し割込み信号を
出力する割込み信号出力手段６０を有している。

第３図は、制御テーブル４０の内容例を示した図、第５
図はプロセッサ信号受付け手段５０の処理例の流れ図、
第６図は割込み信号出力手段６０の処理例の流れ図であ
る。

まず、入出力要求がプロセッサｉから入出力制御装置３
ｍに発行され、入出力要求発行元プロセッサｉに入出力
要求完了割込みが受付けられた場合での動作を第４図、
第５図及び第６図を参照しながら説明する。

第４図において、プロセッサｉで動作中のタスクから、
時刻１０で入出力制御装置３ｍに入出力要求が発行され
ると、プロセッサ信号出力手段１０は、入出力制御装置
３ｍに対して入出力要求信号を出力する。この入出力要
求により、入出力制御装置３ｍはプロセッサ信号受付け
手段５０により、制御テーブル４０上の入出力要求プロ
セッサをプロセッサｉに更新する。この動作は、第５図
のステップ５１．５２を参照すると、プロセッサ信号を
受付け、信号が入出力要求なので制御テーブル４０上の
入出力要求プロセッサ領域をプロセッサｉとする。時刻
ｔＯ′において、プロセッサｉの走行レベルが変化する
と、走行レベル変化信号出力手段１０により、入出力制
御装置３ｍ上の制御テーブル４０のプロセッサｉの走行
レベルの値が更新される。この動作は、第５図のステッ
プ５１及び５３を参照すると、プロセッサ信号を受付け
、信号が走行レベル変更信号なので制御テーブル４０上
のプロセッサｉの走行レベルの値が更新される。入出力
制御装置３ｍは、この入出力要求に従って入出力動作を
行い時刻ｔ１に動作を完了する。ここで、入出力制御装
置３ｍは入出力要求完了の通知としてプロセッサｉに対
して割込みを発生させる。この割込み動作は、第６図の
ステップ６１．６２及び６５を参照すると、制御テーブ
ル４０上の入出力要求プロセッサ領域を参照し、入出力
要求プロセッサがプロセッサｉと知る。

次に制御テーブル４０上のプロセッサｉに対応する領域
よりプロセッサｉの走行レベルを得て、割込みレベルと
比較する。プロセッサｉの走行レベルの方がレベルが低
い場合、割込み先プロセッサをプロセッサｉとして、割
込み信号を出力する。

次に、入出力要求がプロセッサｉから入出力制御装置３
ｍに発行され、入出力要求発行元プロセッサＬに割込ま
ない場合の動作を第４図、第５図及び第６図を参熱しな
がら説明する。

時刻ｔ２において、プロセッサｉから入出力制御装置３
ｍに対して入出力要求が発行され、入出力制御装置３ｍ
上の制御テーブル４０入出力要求プロセッサ領域が更新
される動作は、前述したとおりである。ここでは、入出
力制御装置３ｍでの入出力要求受付け以降の動作につい
て説明する。

時刻ｔ３において、プロセッサｉの走行レベルが変化す
るとプロセッサ信号出力手段１０により、入出力制御装
置３１〜３Ｍに対して走行レベル変化信号が出力される
。入出力制御装置３ｍはこの時点で、プロセッサ信号受
付け手段により制御テーブル４０上のプロセッサｉに対
応した走行レベル領域が更新される。この動作は、第５
図のステップ５１．５３を参照すると、プロセッサ信号
を受付け、信号が走行レベル変化信号なので制御テーブ
ル４０上のプロセッサｉの走行レベルの領域が新しい走
行レベルに更新される。時刻ｔ４において入出力制御装
置３ｍの入出力要求動作が完了し、入出力要求完了を通
知する割込みが発行される。この割込みの動作は、第６
図のステップ６１，６２及び６３を参照すると、制御テ
ーブル４０上の入出力要求プロセッサ領域を参照し、入
出力要求プロセッサかプロセッサｉと知る。次に制御テ
ーブル４０上のプロセッサｌに対応する領域よりプロセ
ッサｌの走行レベルを得て、割込みレベルと比較する。

この時、時刻ｔ３においてプロセッサｉの走行レベルが
変更されており、プロセッサｉの走行レベルの方がレベ
ルが高いとすると、１，リ御テーブル４０上のプロセッ
サｉ以外のプロセッサの走行レベルとの比較を行う。こ
こでプロセッサｉ＋１の走行レベルが割込みレベルより
低いとすると、割込み先プロセッサをプロセッサｉ＋１
として、割込み信号を出力する。もし、この時点で割込
みレベルよりの低いレベルをもったプロセッサがない場
合にのみ、第６図ステップ６４により、割込み保持状態
となる。

以上の示した手順により、入出力要求に対する入出力制
御装置の割込みが行われる。

［発明の効果］ 以上説明したように本発明は、入出力要求発行元プロセ
ッサに対して入出力制御装置が入出力要求完了のための
割込みが受付けられない場合でも、他プロセッサに対し
て割込みを起こし、入出力要求の完了を入出力要求完了
待ちタスクに通知することが可能となり、入出力要求に
対する応答時間を短縮することができ、システム性能の
向上が可能となる。

【図面の簡単な説明】

第１図は本発明を適用した計算機システムの一例を示す
ブロック図、第２図は従来の制御方式の具体例を示した
図、第３図は制御テーブル４０の内容を示した図、第４
図は本発明を制御方式を使用した場合の具体例を示した
図、第５図はプロセッサ信号受付け手段５０の処理例の
図、第６図は割込み信号出力手段６０の処理例の図であ
る。 第１図に於いて、１〜Ｎ・・・プロセッサ、１０・・・
プロセッサ信号出力手段、２０・・・バス、３１〜３Ｍ
・・・入出力制御装置、４０・・・制御テーブル、５０
・・・プロセッサ信号受付け手段、６０・・・割込み信
号出力手段である。 第 ２ 図 第 ５ 図 第 ６ 図

Claims (1)

1. 【特許請求の範囲】 割込みレベルに対応したプログラム走行レベルを持つ複
   数のプロセッサと、入出力要求完了を割込みによってプ
   ロセッサに通知する複数の入出力制御装置と、前記プロ
   セッサと前記入出力制御装置との間でデータ交換を行う
   ための経路としてのバスによって構成されるマルチプロ
   セッサシステムに於いて、 前記各プロセッサ内は、プログラム走行レベルが変化し
   た時点で、前記各入出力制御装置に対して、走行レベル
   が変化したことを通知するための走行レベル変化信号と
   、前記入出力制御装置のいずれかに対して入出力を要求
   するために入出力要求信号とを出力するプロセッサ信号
   出力手段を有し、 前記各入出力制御装置は、前記各プロセッサの走行レベ
   ルを記憶する領域と、前記プロセッサのいずれかから入
   出力要求を受けている場合には、そのプロセッサ識別子
   を記憶する領域とからなる制御テーブルと、プロセッサ
   から出力されたプロセッサ信号を受付け、プロセッサ信
   号が走行レベル変化信号ならば制御テーブル上の対応プ
   ロセッサ領域の走行レベルの値を更新し、入出力要求信
   号ならば前記制御テーブル上の入出力要求発行プロセッ
   サの領域を更新するプロセッサ信号受付け手段と、前記
   プロセッサいずれからか発行された入出力要求の完了時
   点で、入出力制御装置が割込むレベルと前記制御テーブ
   ル上の入出力命令要求プロセッサ領域と各プロセッサの
   走行レベルを比較し、割込むプロセッサを決定し、割込
   み信号を出力する割込み信号出力手段とを持つことで、
   プロセッサ上での走行レベル変化時点では、前記プロセ
   ッサ信号出力手段により、各入出力制御装置に対してプ
   ロセッサの走行レベルが変化したことを走行レベル変化
   信号出力として通知し、入出力要求発生時点では、任意
   の入出力制御装置に対して入出力要求信号を出力し、入
   出力制御装置においては、前記プロセッサ信号受付け手
   段により、プロセッサから出力された信号が走行レベル
   変化信号ならば、制御テーブルの該当するプロセッサの
   走行レベル記憶領域を更新し、入出力要求信号ならば制
   御テーブル上の入出力要求プロセッサ領域を更新し、 入出力要求完了時点では、前記割込み信号出力手段によ
   り、入出力制御装置の割込みレベルと制御テーブル上の
   入出力要求発行プロセッサ領域と各プロセッサの走行レ
   ベルを比較することで、割込み先プロセッサを決定し、
   割込み信号を出力することを特徴とするマルチプロセッ
   サシステムにおける入出力割込み制御方式。