JPH0410010A

JPH0410010A - デジタルデータの非線形変換方法及びこれを用いた信号処理装置

Info

Publication number: JPH0410010A
Application number: JP2111925A
Authority: JP
Inventors: Mitsuyoshi Fukuda; 光芳福田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1992-01-14
Anticipated expiration: 2012-03-12
Also published as: JP2589199B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、入力データに対して非線形な出力データを得
るデジタルデータの非線形変換方法に関し、更に、該デ
ータ変換方法を用いたオーディオ信号の信号処理装置に
関する。

（ロ）従来の技術近年、映画館での立体音場再生を効果的に実現したステ
レオシステムが開発された。これを、従来のステレオ装
置の左チャネルと右チャネルにサラウンドチャネルを後
方に加えて家庭でも立体音場再生を可能にしたステレオ
装置が開発されている。

さらに、最近ではより本格化して、映画館とほぼ同等の
立体音場再生効果が得られるサラウンドステレオシステ
ムが発表された。これは、原音の左右チャネルのオーデ
ィオ信号に、音の定位を明確にする方向性強調と言う信
号処理が施されることが大きな特徴である。この方式の
再生においては、左右チャネルのオーディオ信号から左
チャネルし、右チャネルＲ、サラウンドチャネルＳ、及
び、センターチャネルＣを作成する。しかもその時、左
右の信号のレベル差に基づいて、方向性強調を付加する
のである。

第５図は、方向性強調を行う信号処理装置の回路ブロッ
ク図である。

各チャネルＬ、Ｒのオーディオ信号は、各々バンドパス
フィルタ（１）に入力され、レベル検出に不必要な帯域
が取り除かれる。パントノ＜スフィルタ（１）の出力か
ら、加算及び減算回路（２）により、Ｌ−Ｒ（サラウン
ドチャネルＳ）とＬ＋Ｒ（センターチャネルＣ）の信号
を作成する。そして　各チャネルのオーディオ信号は、
全波整流回路（３）によって整流され　各チャネルのレ
ベルを示す電圧Ｌｖ、　Ｒｖ、　Ｓｖ、　Ｃｖに変換さ
ね、更に、各チャネルのレベルＬｖ、Ｒｖ、Ｓｖ、Ｃｖ
は、差動入力の対数変換回路（４）で各チャネルのレベ
ル差、ＬｖＲｖ　　Ｃｖ　　Ｓｖが対数変換される。こ
の対数変換すしたレベル差Ｌｖ−Ｒｖ、Ｃ■−８ｖは積
分回路（５）によって積分される。積分回路（５）は、
レベル差Ｌｖ−Ｒｖ、Ｃｖ−８ｖの変化の速さを検出す
る時定数切り替え回路（６）によって、積分時定数が切
り替えられる。積分されたレベル差Ｌｖ　Ｒｖ、ＣｙＳ
ｖは、極性判定回路（７）によって４つの制御信号ＥＬ
、ＥＲ，Ｅｏ、Ｅｓが作成される。即ち、Ｒ／Ｌ〉１の
場合はＥｔ、にＬｖ　　Ｒｖの積分値に応じた電圧を出
力し、Ｒ／Ｌ＜　１の場合はＥ８にＬｖＲｖの積分値に
応じた電圧を出力し、また、Ｓ／Ｃ＞１の場合はＥ。に
ＣｖＳｖの積分値に応じた電圧を出力し、Ｓ／Ｃ＜　１
の場合はＥ８にＣｖ−Ｓｖの積分値に応じた電圧を出力
する。ＶＣＡＩボルテージ・コンドロールド　アンプ）
（８）は、入力された左チャネルＬと右チャネルＲのオ
ーディオ信号を制御信号ＥＬ、ＥＲ４Ｅｃ、Ｅｓの各々
によって制御されるアンプによって増幅し、８個の信号
を出力する。この８個の信号と左チャネルＬと右チャネ
ルＲのオーディオ信号を加算回路（９）において加算し
、Ｌ、Ｒ，Ｃ，Ｓの各チャネル信号を作成出力する。こ
の出力が方向性強調の施された信号となる。

この技術については、日経エレクトロニクス、１９８８
年６月２７日（ＮＯ４５０号）の第８８頁から第８９頁
に詳細に記述されている。

（ハ）発明が解決しようとする課題第５図に記載した方向性強調を有するオーディオ信号処
理装置は、アナログで入力された左右チャネルのオーデ
ィオ信号をアナログのまま処理している。

ところが、最近オーディオ信号用のＤＳＰ　（デジタル
・シグナル・プロセッサ）が開発され、グラフインクイ
コライザや残響音等の処理が音質の劣化無しにデジタル
で簡単に行えるようになった。即ち、アナログのオーデ
ィオ信号をデジタルに変換し、このデジタル信号に対し
てＤＳＰ内部で各種の音響効果を実現するための処理を
施しその結果のデジタル出力を再びアナログ信号に変換
するのである。ここで、ＡＤ及びＤＡ変換のサンプリン
グ周波数は、４８ＫＨ２，４４，１ＫＨ２あるいは３２
ＫＨ２が使用される。

そこで、ＤＳＰを使用して第５図に示すような方向性強
調を有するオーディオ信号処理装置を実現することが考
えられたが、例えば、４４１ＫＨ２毎に入力されてくる
デジタルデータに対して、ＤＳＰに第５図に示す処理を
全て実行させることはステップ数が膨大となり、実現が
困難であった。あるいは、非常に高速で動作するＤＳＰ
が必要となるため、コスト高となり、一般消費者に受は
入れられるオーディオ装置はできない。

また、第５図における対数変換回路（４）をＤＳＰで実
現するためには、テーラ−近似あるいはチエビシエフ近
似等の近似式に基づいた計算をしなければならない、こ
の場合には、計算のためのプログラムスッテブが非常に
長くなり、また、時間も多く必要となるため、更にＤＳ
Ｐでの実現を困難にしていた。

一方、近似計算を行わずに対数変換する方法がある。こ
の方法は、第６図に示すように、入力を均等に分割し、
分割された各入力に対する変換値をメモリに記憶してお
き、入力データをアドレスとして変換出力データを求め
る方法である。この方法によると、分割された一つの範
囲内にある入力は全て同じ出力データとなるため、真の
対数変換値との誤差が大きくなる。特に、入力が小さい
場合にはその誤差が大きくなる。また、誤差をできるｔ
どけ少なくするｔこめには、入力の分割数を多くしなけ
ればならない。しかし、入力の分割数が多くなるとデー
タ数が増大し、要領の大きいメモリが必要になり、メモ
リの利用効率が悪化する（二）課題を解決するための手
段本発明は上述した点に鑑みて創作されたものであり、線
形の入力データを非線形の出力データに変換する方法に
おいて、入力データに対する非線膨比力データを表す関
数曲線を入力が２°−＋（ｎ＝１．２、・・　Ｎ）の各
点間を結ぶ直線で近似し、前記各直線を表す方程式、Ｙ
＝ａＸ＋ｂの各々のａ及びｂを入力データに対する出力
データとして予めメモリに記憶し、入力データに対応す
る前記データａ及びｂを前記メモリから読みだし、前記
方程式Ｙ＝ａＸ＋ｂを演算して変換データを８力するこ
とにより、変換誤差を減少すると共にデータ数を少なく
し、少ないメモリ要領と少ないプログラムステップ数で
実現できるデータの非線形変換方法である。

（ホ）作用上述の手段によれば、入力に対する出力データは、階段
状に変化するのではなく、関数曲線を入力が２ｎ−１（
ｎ＝　１．２−　・Ｎｌの各点間を結ぶ直線で近似する
ため、曲線の曲率の大きいところでは、細かくサンプリ
ングされ、曲率の小さい部分では大きくサンプリングさ
れる。そして、各点を結ぶ直線の傾きａとＹ細切片の高
さのデータｂが出力データとして出力され、これにより
、Ｙ＝ａＸ十すの簡単な演算により変換データが得られ
る。従って、変換する関数曲線とこれに近似した折れ線
の差が誤差となるｔこめ　階段状に変化する出力データ
の誤差に比べて大幅に小さい誤差となり、更に、２ｔ＋
−１の関係にあるので、各直線と曲線の誤差の最大値は
、各々等しくなる。また、サンプリング数は、入力デー
タのビット数Ｎに等しくなるので、データ数が減少し、
データテーブルがメモリに占める割合が減少する。

また、方向性強調を有するオーディオ信号の信号処理装
置に前記データの非線形変換方法を採用して、対数変換
及び逆対数変換を実現するとＤＳＰに内蔵されるメモリ
の利用効率かたかまり、更に、プログラムステップ数も
少なくなり、容易にデジタルによる方向性強調を有する
オーディオ信号の処理装置を実現できる。

（へ）実施例第１図は、本発明の詳細な説明するためのグラフであり
、入力データを対数変換する場合の例である。入力をＸ
軸にとり、変換データをＹ軸にとった場合の対数曲線が
示されている。対数曲線とＸ軸の交点を起点として、２
°、２′、２２．２３・・　２”　　（ｎ＝Ｎ−１：　
Ｎは入力データのピント数）の関係でＸ軸をサンプリン
グし、各サンプリングされた入力データに対応する曲線
上の点を各々結び対数曲線に近似する。そして、２０か
ら２１に対応する曲線上の点の２点を結ぶ直線の傾きａ
、及びＹ細切片す、の値を入力２０の出力データとする
。また　２１から２２に対応する曲線上の２点を結ぶ直
線の傾きａ２とＹ細切片ｂ２を入力２１の出力データと
する。同様にして、各々の入力２″に対して傾きａ、と
Ｙ細切片すゎを出力データとする。ここで、入力データ
がＮビットである場合、入力データの最大値２Ｎは、出
力データのビット数で表される最大値Ｙ、１８になるよ
うに、Ｙ軸の出力データが決められている。

尚、第１図において、各傾きａ、とＹ細切片す。

の関係は、ａｏ＝２ａｌ＝４ａ２＝・・・＝　２　”　
ａ　ｍであり、また、ｂ　、＋　ｂ　、−、＝・・・＝
　ｂ　＋−ｂ　０＝ｈ（一定）となっており、これによ
れば、ａＯとｈを記憶しておけば計算によって各傾き及
びＹ細切片を簡単に求めるこ、とができる。

第１図において求められる傾きとＹ細切片のデータは、
入力データに関してＮ−ｎ−１をアドレスとしてメモリ
に記憶される１例えば、Ｎ；１６ビントの場合、２°に
対応する傾きａ。とＹ細切片ｂ０のデータは、１５をア
ドレスとするメモリ領域に記憶され、２′に対応する傾
きａｌとＹ細切片す、のデータは、１４をアドレスとす
る領域に記憶され、同様にして、２　＋５に対応する傾
きａｌｓとＹ細切片ｂ１５は、０をアドレスとするメモ
リ領域に８己憶される。このように記憶した傾きａ。と
Ｙ細切片すつを取り出すときは、第２図に示されるフロ
ー図の如く行う、入力データの最上位ビットから何ビッ
ト目に′１″があるかを調べる。即ち、入力データの最
上位ビットが１′″であるかどうか判定し、ＩＩ　ＯＩ
Ｉであるときには、カウンタを＋１した後、入力データ
を上位ビット方向に１ビツトシフトする。そして、再び
最上位ピントが゛ビ′であるかどうか判定する。この時
、ビであれば、入力データは２　＋　４　＋　２１　（
ｌは１４未満）であるから、２１４に対応する傾きａ１
４とＹ軸切片ｂ１４を取り出せばよいので、アドレス１
をアクセスすればよい。即ち、カウンタの計数値をアド
レスデータとして使用すればよいのである。

次に、上述のデータ変換方法を使用した方向性強調を有
するオーディオ信号処理装置を第３図に示し説明する。

第３図に於て、（１１）は第１ブロツクであり、左チャ
ネルデジタルデータＬＩＮと右チャネルデジタルデータ
ＲＩＭを入力し、サンプリング周期１／ｆ３毎に動作す
るブロックである。　（１２）は第１ブロツクから出力
されるデジタルデータを入力し処理する第２ブロツクで
あり、サンプリング周期１／ｆｓのＮ倍の周期で動作を
するブロックである。（＋３）は第３ブロツクであり、
第１ブロツクと同様にサンプリング周期１／ｆ８毎に動
作するブロックである。

以下各ブロックを詳細に説明する。

第１ブロツクは、サンプリング周期１　／　ｆ　ｓ、例
えば、ｆ、＝　　４４．１ＫＨ，）毎に、左チャネルデ
ジタルデータＬ１．１と右チャネルデジタルデータＲＩ
Ｎを各々入力するデジタルバンドパスフィルタ（１４）
と、デジタルバンドパスフィルタ（１４）の出力し及び
Ｒを加算して、センターチャネルデータＣを作成する加
算器（１５）と、デジタルバンド）＜スフィルタ（１４
）の８カからＬ−Ｒを減算してサラウンドチャネルデー
タＳを作成する減算器（１６）と各チャネルデータＬ、
Ｒ，Ｃ，Ｓを入力するデジタルハイ）＜スフィルタ（１
７＋と、各デジタルバイパスフィルタ（１７）の出力デ
ータを全波整流する全波整流器（１８）とから構成され
る。

ここで、デジタルバンドパスフィルタ（１４）は各チャ
ネルのレベル検出に不必要な周波数成分を除去するだめ
のものであり、３段の継続接続されたＩＩＲデジタルフ
ィルタで構成され、１段目及び２段目のデジタルフィル
タはカットオフ周波数が１００Ｈ２のバイパスフィルタ
であり、３段目のデジタルフィルタはカットオフ周波数
が５ＫＨ２のローパスフィルタである。

第１ブロツク（１１）のデジタルバイパスフィルタ（１
７）は、カントオフ周波数が２１８Ｈｚに設定されてい
る。

また、全波整流器（１８）は、絶対値算出回路とカント
オフ周波数が１４Ｈ２のデジタルローパスフィルタとか
ら構成される。絶対値算出回路は入力されたデジタルデ
ータの最上位ピントが′０”′であるか“１″であるか
を検出し、”ｏ”の場合には入力されたデジタルデータ
をそのまま出力し、“１″の場合には入力されたデジタ
ルデータの補数を算出して出力することにより、入力さ
れたデジタルデータを全波整流する働きをする。このデ
ジタルローパスフィルタは、全波整流のための積分器の
働きをし、絶対値算出回路で全波整流された出力を平滑
化するとともに、アンチエリアスフィルタとしても作用
し、第２ブロツクがサンプリング周期Ｎ／　ｆａで動作
する際に、第１ブロツクの出力信号の周波数と第２ブロ
ツクのサンプリング周波数ｆ、／Ｈの干渉を防止するた
めのフィルタも兼ねる。

第２ブロツク（１２）は、サンプリング周期１／ｆ８の
Ｎ倍の周期で動作する。即ち　サンプリング周期１／ｆ
、毎に出力される全波整流器（１８）の出力は、積分結
果であるから、データの変化が緩やか、即ち、周波数が
低くなるため、その出力を処理する第２ブロツク（１２
）は、サンプリング周波数を低くすることができる０本
実施例では、全波整流器（１８）の出力周波数を考え１
／１６のサンプリング周波数、２．７５ＫＨ，を採用し
ている。

ここで、第２ブロツク（１２）は、第１ブロンクから出
力される各チャネルのデジタルデータを１６個毎に入力
し、そのデジタルデータを対数変換する対数変換器（２
４）と、各対数変換器（２４）の出力Ｌｅ、Ｒｅ、Ｃｅ
、Ｓｅのレベル差Ｌｅ−Ｒｅ、及び、Ｃｅ−８ｅを求め
る減算器（２５）と、Ｌｅ−ＲｅとＣｅ−３ｅを各々入
力するレベル検圧器（２６）と、Ｌｅ−Ｒｅ及びＣｅ−
３ｅを各々入力するデジタルローパスフィルタ（２７）
ト、デジタルローパスフィルタ（２７）の出力ＥＬＲ及
びＥＣ８を各々入力する極性判別器（２８）と、極性判
別器（２Ｂ）の出力を逆対数変換する逆対数変換器（２
９）と、逆対数変換器（２９）の出力に基づいて８個の
係数を算出する係数算出器（３０）とから構成される。

ここで、対数変換器（２４）は、第１図に示された方法
によって対数変換を行うものであり、傾きデータａ及び
Ｙ細切片データｂを記憶するＲＯＭを使用する。

レベル検出器（２６）は、カットオフ周波数が７Ｈ２の
デジタルローパスフィルタを有し、Ｌｅ−Ｒｅ及びＣｅ
−３ｅの積分結果が共に所定値以下になったことを検出
する。また、デジタルローパスフィルタ（２７）は、カ
ットオフ周波数が０．３４Ｈｚのデジタルローパスフィ
ルタとカットオフ周波数が７Ｈ２のデジタルローパスフ
ィルタからなり、レベル差データＬｅ−Ｒｅ及びＣｅ−
３ｅが共に小さ（なり、レベル検出器（２６）から検出
出力が出力されると、０．３４Ｈｚと７Ｈｚのデジタル
ルーバスフィルタが継続接続され、それ以外はレベル差
データＬａ−Ｒｅ及びＣｅ−９ｓが各々７Ｈ２のジタル
ローノベヌフィルタに印加される。

この第２ブロツク（１２）は、サンプリング周波数が２
．７５ＫＨｚと低くなっているため、これらデジタルロ
ーパスフィルタのフィルタ係数のビット長は１６ビツト
程度におさえられると共に係数精度が確保される。

極性判別器（２８）は、デジタルローパスフィルタ（２
７）の各出力ＥＬＲ及びＥＣＳの極性、即ち、各出力Ｅ
ＬＲ及びＥＣ８が正か負かを判別するものであり１例え
ば、Ｅ　Ｌ’Ｒが正の場合、出力ＥＬには−ＥＬＲが出
力され、他方の出力ＥＲ’は０となる。逆に、ＥＬＲが
負の場合には、ＥＬ’にはＯが出力され、ＥＲ”にはＥ
ＬＲが出力される。ＥＣ３についても同様である。

逆対数変換器（２９）は、対数変換器（２４）と同様に
第１図に示されたデータ変換方法によって逆対数変換す
るものであるが、第１図が対数曲線であるのに対し、入
力データに対して逆対数曲線となっている。そして、入
力データに対して傾きデータａとＹ細切片データｂが記
憶されたＲＯＭを使用し、極性判別器（２８）からの出
力ＥＬ’、ＥＲ“、ＥＣｏ、ＥＳ’を逆対数変換して、
方向性強調を施すためのデータＥＬ、ＥＲ，ＥＣ，ＥＳ
を作成する。

係数算出器（３０）は、データＥＬ、ＥＲ，ＥＣ１ＥＳ
に基づいて、左チャネルデジタルデータＬＨＩ及び右チ
ャネルデジタルデータＲＩＭに乗算する係数を８個作成
するものであり、定数ＬＬ、ＣＬ。

ＣＲ，ＲＲは、データＥＬ、ＥＲ，ＥＣ，ＥＳに各々定
められた定数を乗算し、該乗算結果と所定の定数を加算
することで得られ、定数ＬＲ，ＲＬは、データＥＣ，Ｅ
Ｓに各々定められた定数を乗算し、該乗算結果を加算す
ることによって得られ、定数ＳＬ、ＳＲは、データＥＬ
、ＥＲ１ＥＣに各々定められた定数を乗算し、該乗算結
果と所定の定数を加算することによって得られる。

第３ブロツクは、第１ブロツクと同様、サンプリング周
波数ｆ、で動作するブロックであり、サンプリング周期
毎に入力される左チャネルデジタルデータＬＩＨに第２
ブロツクから出力される係数値ＬＬ、ＯＬ、ＲＬ、ＳＬ
を各々乗算する乗算器（４３）と、右チャネルデジタル
デ〜りＲＩＭに係数値ＬＲ，ＣＲ，ＲＲ，Ｓ、Ｒを各々
乗算する乗算器（４４）と、乗算器（４３）と（４４）
の出力を各々加算して各チャネルのデジタルデータＬ゛
、Ｒ′、Ｃ１Ｓを作成する加算器（４５）と、チャンネ
ルデータＣを入力し低周波部分を除去してセンターチャ
ネルデータＣ０υ丁を出力するデジタルバイパスフィル
タ（４６）と、チャンネルデータＣ°からデジタルバイ
パスフィルタ（４６）の出力データを減算してセンター
チャンネルの低域部分を求め、これをチャンネルデータ
Ｌ°及びＲｏに加算して左チャネルデジタルデータＬ。

Ｕ、及び右チャネルデジタルデータＲＯＩＪＴとして出
力する減算器（４７）及び加算器（４８）と、チャンネ
ルデータＳ°を遅延する遅延素子（４９）と、遅延素子
（４９）の出力を入力して高域部分を除去してサラウン
ドチャネルデジタルデータＳ。０丁を出力するローパス
フィルタ（５０）とから構成される。ここで、デジタル
バイパスフィルタ（４６）は、カプトオフ周波数が１０
０Ｈ，であり、デジタルローパスフィルタ（５０）は、
カントオフ周波数が７ＫＨ２である。

次に、第３図に示された方向性強調を有するオーディオ
信号の処理装置を実現するのに最適なりＳＰを第４図に
示す、このＤＳＰは、一対のデータバス（Ｂｕｓ　１　
）（Ｂｕｓ２）（５１１と、該データバス（Ｂｕｓ　１
　）（Ｂｕｓ２）ｆ５１）に接続されたデジタル処理回
路（５２）　（５３）と、同様にデータバス（ＢＵＳＩ
）（Ｂｕｓ２）＋５１１に接続されたデータ入出力回路
（５４）、インターフェイス回路（５５）、外部−メモ
リインターフェイス回路（５６）データ交換レジスタ（
５７）と、データバス（Ｂｕｓ２）に接続された記憶制
御レジスタ（５８Ｌ条件分岐制御回路（５９）と、デー
タバス（Ｂｕｓ２）に接続され、前記各回路の動作を制
御する制御回路（６０）とから構成されたオーディオ信
号処理用のＤＳＰシステムであり、このＤＳＰシステム
はワンチップ半導体素子上に集積されるものである。

データバス（５１）は、各々８ビツト×３の２４ピント
で構成される。データ入出力回路（５４）は、入力端子
ＩＮに外部から印加された１６ビツトの左チャンネルと
右チャンネルのサンプリングデータをシリアルに入力し
、右チャンネルのデータはデータバスＢＵＳＩに、左チ
ャンネルのデータはデータバスＢＵＳ２に送出し、更に
、データバスＢｕｓ　１及びＢｔＪＳ２に送出された処
理済のデータを受は取り、出力端子ＯＵＴからシリアル
出力するものである。

データ処理回路（５２）は右チャンネルのデータ処理用
、データ処理回路（５３）は左チャンネルのデータ処理
用であり、各々全く同じ構成である。即ち、データ処理
回路ｆ５２）　（５３）は、データＲＡＭ（６１）、定
数ＲＡＭ（６２１，定数ＲＯＭ（６３）　　アドレスポ
インタｆ６４）　（６５）　ｆ８６）、乗算器（Ｍ　Ｕ
　Ｌ　：１　Ｆｅ２）Ａ　Ｌ　Ｕ　（６８）、アキュー
ムレータ（ＡＣＣ）（６９）、テンポラリ−レジスタ（
ＴＭＰＩ〜ＴＭＰ８）（７０）を有している。データＲ
ＡＭ（６＋１は、データ入出力回路（５４）から送出さ
れた処理前のデータ、及び、演算処理後のデータを記憶
する２４ピント×１２８の容量を有し、データバス（５
１）及び乗算器（６７）の入力に接続される。定数ＲＡ
　Ｍ　（６２）は、インターフェイス回路（５５）から
送出されるデジタルフィルタの係数等を記憶する１６ビ
ツ）Ｘ２５６の容量を有し、データバス（５１）、乗算
器（６７）の入力、及び、Ａ　Ｌ　Ｕ　ｆ［ｉ８）の入
力に接続される。また、定数ＲＯＭ（６３）は、デジタ
ルフィルタの固定的な乗算係数と対数変換及び逆対数変
換のためのデータテーブル等を固定配憶する２４ピツ）
Ｘ２５６のリードオンリメモリであり、データバス（５
１）及び乗算器（６７）の入力に接続される。

アドレスポインタ（６４）は、８ピントで構成されデー
タＲＡＭ＋８１）のアドレス指定を行うものであり、制
御回路（６０）から出力されるマイクロコードｌＮＣｌ
及びＤＥＣ１で制御される。また、アドレスポインタ（
６５）は定数ＲＡ　Ｍ　（６２１のアドレスを指定する
１０ビツトのポインタであり、制御回路（６０）から出
力されるマイクロコードｌＮＣ２で制御される。更に、
アドレスポインタ（６６）は、定数ＲＯＭｆ８３）のア
ドレスを指定する８ピントのポインタであり、制御回路
（６０）から出力されるマイクロコードＤＥＣ３によっ
て制御される。

乗算器（６７）は、２４ピント×１６ビツトの乗算をす
るものであり、Ａ入力は２４ピント、Ｂ入力は１６ビツ
トで、その乗算結果はｌサイクル後に確定するものであ
る。更に１乗算器（６７）のＡ入力とＢ入力には、入力
選択回路ＭＰＸＡとＭＰＸＢが設けられ、入力選択回路
ＭＰＸＡは　制御回路（６０）からのマイクロコードＡ
−ＢＵＳによりデータバス（５１）を選択し、マイクロ
コー１’Ａ−ＤＲＡＭによりデータＲＡ　Ｍ　（６１１
を選択してＡ入力に印加し、入力選択回路ＭＰＸＢは、
マイクロコードＢ−ＢＵＳによりデータバス（５ｊ）を
選択し、マイクロコードＢ−ＯＲＡＭにより定数ＲＡ　
Ｍ　（６２１を選択し、マイクロコードＢ−ＣＲＯＭに
より定数ＲＯＭ　（６３１を選択してＢ入力に印加する
０乗算結果は３２ビツトで出力される。

Ａ　Ｌ　Ｕ　（６８）は３２ビツトの演算回路であり、
方に入力された３２ビツトの乗算結果と他方に入力され
た３２ピントのＡ　ＣＣ（６９）のデータをマイクロコ
ードＡＤＤによって加算処理して、その結果をＡ　ＣＣ
（６９）に転送する。Ａ　ＣＣ（６９）の３２ビツトの
うち、上位２４ビフトはデータバス（５１）と接続され
、下位８ピントは補助バス（７１）によってテンポラリ
−レジスタげ０）の下位８ビツトと接続されている。テ
ンポラリ−レジスタ（７０）は　３２ビツトのレジスタ
ＴＭＰＩ　　ＴＭＰ２ｎ　ＴＭＰ８で構成され、３２ビ
ツトのデータを最大８個保持するレジスタであり、各々
の上位２４ビツトはデータバス（５１）と接続される。

データバス（５１）と補助バス（７１）によって　テン
ポラリ−レジスタ（７０）とＡ　ＣＣ（６９）間で３２
ビツトデータの転送が行われる。

制御回路（６０）は、予めプログラムされた手順に従っ
て、各部回路を制御するものであるが　データ処理回路
（５２）　（５３）の各部回路を同時にあるいは各々独
立して制御することも可能である。この制御回路（６０
）内にはプログラムＲＯＭ　（あるいはＲＡＭ）が内蔵
され、プログラムＲＯＭから読み出されたプログラムの
実行により、アドレスポインタ（６４）　（６５１（６
８）を制御するｌＮＣｌ、ｌＮＣ２゜ＤＥＣＩ、ＣＬＥ
ＡＲ２，ＤＥＣ３：入力選択回路ＭＰＸＡ、ＭＰＸＢを
制御するＡ−Ｂｕｓ。

Ａ−ＤＲＡＭ、Ｂ−Ｂｕｓ　　　Ｂ−ＣＲＡＭ　　　Ｂ
−ＣＲＯＭ　、ＡＬＵ（６８）を制御するＡＤＤ、ＴＨ
Ｒ，ＭＤ：データ交換レジスタ（５７）を制御するＣＨ
Ｇ；条件分岐制御回路（５９）を制御する○ＶＦＲ，５
ＩＦＲ，ＣＡＦＲ，ＢＯＦＲ，記憶制御レジスタ（５８
）を制御するＭＢＤＬ等が出力される。

インターフェイス回路（５５）は　ＤＳＰシステムと外
部の制御装置、例えば、マイクロコンピータ（不図示）
の間のデータ送受を行うものである。

外部メモリインターフェイス回路（５６）は、ＤＳＰシ
ステムに外部接続されるメモリとの間で、アドレス指定
及びデータの送受を行うための回路である。

この第４図に示されたＤＳＰを用いて第３図に示された
信号処理装置を実現する場合、ＤＳＰのデジタル処理回
路（５２）　（５３１に各々処理を分担させ同時に行う
ことができる。即ち、ＡＤ変換されて入力される左チャ
ネルと右チャネルのデジタルデータを各々フィルタする
デジタルバンドパスフィルタ（１４）は、デジタル処理
回路（５２）　（５３１の各々で独立して形成し、その
出力結果は、ＤＳＰのデータ交換レジスタ（５７）を使
用してデジタル処理回路（５２）　（５３）の各々に伝
達する。以降は、基本的に、左チャネル及び右チャネル
の処理をデジタル処理回路（５２）で行い、センターチ
ャネル及びサラウンドチャネルの処理をデジタル処理回
路（５３）で行う。

また、デジタル処理回路（５２）　（５３）の各々にお
いて、第３図に示された各種のデジタルフィルタ等を実
現する場合、係数の乗算は、乗算器（６７）で行い、加
算及び減算は、Ａ　Ｌ　Ｕ　（６８）で行う。即ちフィ
ルタに入力されるデジタルデータを乗算器（６７）の入
力Ａに印加し、フィルタ係数を定数ＲＯＭから読み出し
て入力已に印加して乗算を行い、更にデータＲＡＭ（６
１）から１サンプリング前のデータを読み出して定数Ｒ
ＯＭ（６３）からのフィルタ係数と乗算器（６７）で乗
算する。この乗算を繰り返しながら乗算器（６７）から
出力されて（る乗算結果をＡ　Ｌ　Ｕ　（６８）とＡ　
ＣＣ（６９）で繰り返し加算することによって効率良（
フィルタ処理が実現できる。

対数変換器（２４）及び逆対数変換器（２９）は、一方
のデジタル処理回路の定数ＲＯＭ　（６３）に対数変換
テーブルを記憶させ、他方のデジタル処理回路の定数Ｒ
ＯＭ　（６３）に逆対数変換テーブルを記憶させ、互い
の定数ＲＯＭ　（６３）をアクセスしあうことで実現す
る。

そこで、第１図の変換方法による動作を第２図のフロー
図を参照して具体的に説明する。変換すべきデータＸ、
が生成されると、アドレスポインタ（６６）に入力デー
タ２１５に対応する傾き及びＹ細切片を記憶しているア
ドレスデータをセントする。そして、データＸ、をＡ　
Ｌ　Ｕ　（６８）に入力し最上位ピントが”　１　”で
あるか否か判定する。判定の結果、“′１′′であれば
、アドレスポインタ（６６）によって、定数ＲＯＭ　＋
６３＋からアドレスに記憶された傾きデータａ１６及び
Ｙ軸切片データｂｕｓを読み出す０判定の結果が“０′
′であれば、アドレスポインタ（６６）をインクリメン
トして、ＡＬＵに入力された入力データを上位ビット方
向に１ピントシフトし、再び最上位ビットの判定を行う
、このようにして最上位ビットがパ１′″と判定される
まで、同様の動作を行ことにより、アドレスポインタ（
６６）は入力データに対応するデータを記憶するアドレ
スデータとなる。アドレスポインタ（６６）によって読
み出されたデータはＡ　Ｌ　Ｕ　（６８）に入力され、
ＡＬＵ（６８）のシフト機能により、データをシフトダ
ウンし、上位ビットの傾きデータａだけを残す、残され
た傾きデータａをＡ　ＣＣ（６９）を介して乗算器（６
７）の入力已に印加し、乗算器（６７）の入力Ａにデー
タＲＡＭ（６１＋に保持されているデータＸ１を印加し
て乗算を開始する０乗算器（６７）が乗算をしている間
、アドレスポインタ（６６）にセットされたデータで再
び傾きデータａ及びＹ細切片データｂを定数ＲＯＭ　（
６３）から読みだし、ＡＬＵ（６８）に入力する。そし
て、Ａ　Ｌ　Ｕ　（６８）のマスク機能を用いて上位ビ
ットの傾きデータａをマスクし、下位ピントのＹ細切片
データｂだけをＡＣＣ（６９）に保持し、乗算器（６７
）からの乗算結果、即ち、ａＸ＋とＡ　ＣＣ（６９）に
保持されたＹ細切片データｂをＡ　Ｌ　Ｕ　（６８）で
加算し、変換データＹ＝ａＸ１＋ｂを得る。

このように、定数ＲＯＭ（６３）に傾きデータａ及びＹ
細切片データｂを記憶させておくことにより、極めて短
いステップでＹ＝ａＸ、＋ｂの計算が行えるのである。

さらに、変換のためのデータ量も少ないため、定数ＲＯ
Ｍ　（６３）の一部だけを使用すればよく、その他記憶
すべきフィルタ係数等のデータを犠牲にすることもない
。

（ト）発明の効果上述の如く、本発明によれば、データ変換のためのテー
ブルとなるメモリに記憶しておくデータ量が少なくなり
、且つ、メモリから読み出されたデータに基づいて行う
計算も簡単となるため、プログラムステップ数が少な（
高速のデータ変換ができるものである。さらに、変換誤
差も大幅に低減されるため、精度の高いデジタル処理が
できる利点がある。

また、ＤＳＰの処理の負担が大幅に軽減できるため、従
来アナログ処理で行っていた方向側強調を有するオーデ
ィオ信号処理装置を、ＤＳＰを用いたデジタル処理によ
って極めて容易にしかも高精度に実現できるものである
。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図、第２図はデ
ータ変換動作を示すフロー図、第３図は方向性強調を有
するオーディオ信号処理装置を示すブロック図、第４図
は第３図に示されたオーディオ信号処理装置を実現する
のに適したＤＳＰのブロック図、第５図は本発明の従来
例を示すブロック図、第６図は従来のデータテーブルを
用いたデータ変換方法を示す図である。（１１）・・・第１ブロツク、（１２）・・・第２ブロ
ツク、（１３）・・第３ブロツク、（１４）・・・デジ
タルバンドパスフィルタ、（１５）・・・加算器、（１
６）・・・減算器、（１７）・・・バイパスフィルタ、
　　（１８＋・・・全波整流器、（２４）・・・対数変
換器、（２５）・・・減算器、（２６）・・・レベル検
出器、（２７）・・デジタルローパスフィルタ、（２８
）・・・極性判別器、（２９）・・・逆対数変換器、（
３０）・・・係数算出器、（４３）　（４４）・・・乗
算器、（４５）・・・加算器、　（４６）・・・デジタ
ルバイパスフィルタ、（４７）・・・減算器、（４８）
・・加算器、（４９）・・遅延素子、（５０）・・デジ
タルローパスフィルタ。

Claims

【特許請求の範囲】

（１）線形の入力データを非線形の出力データに変換す
る方法において、入力データに対する非線形出力データを表す関数曲線が
Ｘ軸と交差する点を起点として、入力が２＾ｎ＾−＾１
（ｎ＝１、２、・・Ｎ）の各点間を結ぶ直線で近似し、
前記各直線を表す方程式、Ｙ＝ａＸ＋ｂの各々のａ及び
ｂを入力データに対する出力データとして予めメモリに
記憶し、入力データに対応する前記データａ及びｂを前記メモリ
から読みだし、前記方程式Ｙ＝ａＸ＋ｂを演算して変換
データを出力することを特徴とするデジタルデータの非
線形変換方法。
（２）前記メモリに記憶されるａ及びｂは、Ｎ−ｎ−１
に関するアドレスに各々記憶され、入力データの最上位ビットから最初に“１”となるビッ
ト数によって前記メモリのアドレスを指定して前記ａ及
びｂを読み出すことを特徴とする第１項記載のデジタル
データの非線形変換方法。
（３）左チャネル信号と右チャネル信号のレベル比、及
び、各チャネル信号の和と差のレベル比を検出し、該検
出結果に基づいて各出力チャネルのレベルを増幅又は減
衰させることによって方向性強調を行うオーディオ信号
の信号処理装置において、所定のサンプリング周期毎に入力される左チャネルと右
チャネルのデジタルデータＬ及びＲからＬ＋Ｒ及びＬ−
Ｒを算出し、各デジタルデータＬ、Ｒ、Ｌ＋Ｒ、及び、
Ｌ−Ｒの各々の整流値を算出する第１のブロックと、前記第１のブロックで算出された各整流値を各々対数変
換し、該対数変換出力からＬとＲの差及びＬ＋ＲとＬ−
Ｒの差を算出し、該算出結果を逆対数変換すると共に該
逆対数変換に基づいて複数の係数を作成する第２のブロ
ックと、前記サンプリング周期毎に入力される左チャネル及び右
チャネルのデジタルデータＬ及びＲに前記第２のブロッ
クで作成された係数を乗算して、方向性強調された複数
チャネルの出力データを算出する第３のブロックと、を備え、前記第１のブロックの対数変換及び第２のブロ
ックの逆対数変換は、請求項第１項に記載された方法で
あることを特徴とする方向性強調を有するオーディオ信
号の信号処理装置。
（４）左チャネル信号と右チャネル信号のレベル比、及
び、各チャネル信号の和と差のレベル比を検出し、該検
出結果に基づいて各出力チャネルのレベルを増幅又は減
衰させることによって方向性強調を行うオーディオ信号
の信号処理装置において、所定のサンプリング周期毎に入力される左及び右チャネ
ルのデジタルデータＬ及びＲを入力するデジタルバンド
パスフィルタと、該デジタルバンドパスフィルタの出力
からＬ＋Ｒ及びＬ−Ｒを算出する加減算手段と、各デジ
タルデータＬ、Ｒ、Ｌ＋Ｒ、及び、Ｌ−Ｒの各々の絶対
値を算出する全波整流手段とを備えた第１のブロックと
、前記第１のブロックで算出された各絶対値を各々対数
変換する対数変換手段と、該対数変換出力からＬとＲの
差及びＬ＋ＲとＬ−Ｒの差を算出するレベル差算出手段
と、該レベル差算出手段の各出力を第１のデジタルロー
パスフィルタで積分し、所定のレベルになったことを検
出するレベル検出手段と、該レベル検出手段の出力に従
って時定数が切り替え制御され、前記レベル差算出手段
の出力を入力する第２のデジタルローパスフィルタと、
該第２のデジタルローパスフィルタの出力の符号に従っ
て出力を振り分ける極性判別手段と、該極性判別手段の
出力を逆対数変換する逆対数変換手段と、該逆対数変換
手段の出力に基づいて複数の係数を作成する係数作成手
段とを備えた第２のブロックと、前記サンプリング周期毎に入力される左チャネル及び右
チャネルのデジタルデータＬ及びＲに前記第２のブロッ
クで作成された係数を乗算して、方向性強調された複数
チャネルの出力データを算出する第３のブロックと、を備え、前記対数変換手段及び逆対数変換手段は、入力
データに対する対数曲線あるいは逆対数曲線を入力が２
＾ｎ＾−＾１（ｎ＝１、２、・・Ｎ）の各点間を結ぶ直
線で近似し、前記各直線を表す方程式、ｙ＝ａＸ＋ｂの
各々のａ及びｂがＮ−ｎをアドレスとして記憶された記
憶装置であることを特徴とする方向性強調を有するオー
ディオ信号の信号処理装置。