JPH04100261A - ウェーハスケール半導体装置 - Google Patents
ウェーハスケール半導体装置Info
- Publication number
- JPH04100261A JPH04100261A JP2218432A JP21843290A JPH04100261A JP H04100261 A JPH04100261 A JP H04100261A JP 2218432 A JP2218432 A JP 2218432A JP 21843290 A JP21843290 A JP 21843290A JP H04100261 A JPH04100261 A JP H04100261A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- block
- blocks
- circuit
- imperfect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体集積回路の高集積化技術に関し、冗長ブロックを
不要とし、ウェーハ全体を有効に活用することにより高
集積化を図ったウェーハスケール半導体装置を提供する
ことを目的とし、１枚のウェーハ上に、ブロック単位に
分割して集積回路を形成したウェーハスケール半導体装
置において、前記ブロックのいずれかに発生した不良ブ
ロックを救済する救済用チップを前記不良ブロック上に
バンプを用いて接合するため、前記ブロック内にバング
形成領域を設けたように構成する。
不要とし、ウェーハ全体を有効に活用することにより高
集積化を図ったウェーハスケール半導体装置を提供する
ことを目的とし、１枚のウェーハ上に、ブロック単位に
分割して集積回路を形成したウェーハスケール半導体装
置において、前記ブロックのいずれかに発生した不良ブ
ロックを救済する救済用チップを前記不良ブロック上に
バンプを用いて接合するため、前記ブロック内にバング
形成領域を設けたように構成する。
［産業上の利用分野］
本発明は半導体集積回路の高集積化技術に関する。
近年、半導体集積回路の高集積化の手段として、ウェー
ハスケール集積化技術が試みられている。
ハスケール集積化技術が試みられている。
［従来の技術］
ウェーハスゲール集積回路は、回路全体をいくつかのブ
ロックに分割して形成したものである。
ロックに分割して形成したものである。
ウェーハスケール集積化技術を用いた場合、つェーハ上
の回路に生じた不良部分を救済する必要がある。そのた
め、ウェーハスゲール集積回路には、回路に必要なブロ
ック以外に、製造段階で発生した不良ブロックを正常な
ブロックで置換するための冗長ブロックが形成されてい
る。不良ブロックが発生すると冗長ブロックに！き換え
ることにより、正常なウェーハスゲール集積回路を得て
いた。
の回路に生じた不良部分を救済する必要がある。そのた
め、ウェーハスゲール集積回路には、回路に必要なブロ
ック以外に、製造段階で発生した不良ブロックを正常な
ブロックで置換するための冗長ブロックが形成されてい
る。不良ブロックが発生すると冗長ブロックに！き換え
ることにより、正常なウェーハスゲール集積回路を得て
いた。
［発明が解決しようとする課ｐコ
従って、従来のウェーハスゲール集積化技術では、ウェ
ーハ上に冗長ブロックを配置する必要があるため、集積
度に限界が生していた。
ーハ上に冗長ブロックを配置する必要があるため、集積
度に限界が生していた。
本発明の目的は、冗長ブロックを不要とし、ウェーハ全
体を有効に活用することにより高集積化を図ったウェー
ハスケール半導体装置を提供することにある。
体を有効に活用することにより高集積化を図ったウェー
ハスケール半導体装置を提供することにある。
［課題を解決するための手段］
上記目的は、１枚のウェーハ上に、ブロック単位に分割
して集積回路を形成したウェーハスケール半導体装置に
おいて、前記ブロックのいずれかに発生した不良ブロッ
クを救済する救済用チップを前記不良ブロック上にバン
グを用いて接合するため、前記ブロック内にバンプ形成
領域を設けたことを特徴とするウェーハスケール半導体
装置によって達成される。
して集積回路を形成したウェーハスケール半導体装置に
おいて、前記ブロックのいずれかに発生した不良ブロッ
クを救済する救済用チップを前記不良ブロック上にバン
グを用いて接合するため、前記ブロック内にバンプ形成
領域を設けたことを特徴とするウェーハスケール半導体
装置によって達成される。
［作用］
本発明によれば、冗長ブロックを不要とし、つ工−ハ全
体を有効に活用できるので高集積化を図ることができる
。
体を有効に活用できるので高集積化を図ることができる
。
［実施例コ
本発明の一実施例によるウェーハスケール半導体装置を
第１図乃至第３図を用いて説明する。
第１図乃至第３図を用いて説明する。
第１図は本発明の一実施例による救済用チップをウェー
ハに搭載する場合の斜視図である。
ハに搭載する場合の斜視図である。
ウェーハ２上に回路全体を分割して形成した多数のブロ
ック４が形成されている。多数のブロック４の一部に素
子の欠陥などを有する不良ブロック６が発生している。
ック４が形成されている。多数のブロック４の一部に素
子の欠陥などを有する不良ブロック６が発生している。
この不良ブロック６を救済するため、不良ブロック６上
に、別に製作され不良ブロック６と同一の機能を有する
救済用チップ８をフリップチップ接合する。こうするこ
とにより、ウェーハ上に冗長ブロックを設けることなく
不良ブロックを救済することができる。
に、別に製作され不良ブロック６と同一の機能を有する
救済用チップ８をフリップチップ接合する。こうするこ
とにより、ウェーハ上に冗長ブロックを設けることなく
不良ブロックを救済することができる。
第２図は本発明の一実施例によるウェーハの拡大図であ
る。
る。
ウェーハ２上の不良ブロック６の周囲に配線部１４を介
してブロック４が形成されている。不良ブロツク６内部
の回路１０はハンダバンプ１２を介して配線部１４内の
配線に結線され他のブロック４の回路と接続される。
してブロック４が形成されている。不良ブロツク６内部
の回路１０はハンダバンプ１２を介して配線部１４内の
配線に結線され他のブロック４の回路と接続される。
回路１０とハンダバンプ１２を接続している配線は、途
中にレーザカット部１６が設けられている。レーザカッ
ト部１６にレーザ光を照射することにより配線が切断さ
れ、不良ブロック６を電気的に他のブロック４から分離
することができる。
中にレーザカット部１６が設けられている。レーザカッ
ト部１６にレーザ光を照射することにより配線が切断さ
れ、不良ブロック６を電気的に他のブロック４から分離
することができる。
第３図は本発明の一実施例による救済用チップをウェー
ハに搭載した図である。
ハに搭載した図である。
ウェーハ２上の不良ブロック６に、直径８０μｍから１
００μｍ程度のハンダバンプ１２が形成されている。
００μｍ程度のハンダバンプ１２が形成されている。
回路１０をハンダバング１２に接続している配線は、レ
ーザカット部１６にレーザ光を照射して切断されており
、回路１０と配線部１４とは電気的に分離されている。
ーザカット部１６にレーザ光を照射して切断されており
、回路１０と配線部１４とは電気的に分離されている。
不良ブロック６上にハンダバング１２を介して救済用チ
ップ８が７リツプチツプ接合されている。
ップ８が７リツプチツプ接合されている。
従って、救済用チップ８内の回路がハンダバンプ１２を
介して配線部１４と結線されている（素子構造及び配線
構造は図示せず）。
介して配線部１４と結線されている（素子構造及び配線
構造は図示せず）。
次に作業工程を概説する。
ますウェーハ２上の各ブロック４形成時にハンダバンプ
を形成するためのハンダバンプ形成領域を設けておく。
を形成するためのハンダバンプ形成領域を設けておく。
次に、ハンダバンプを形成するためメタルマスクを用い
て、真空蒸着によりハンダを蒸着し、同時に全てのブロ
ック４内のハンダバング形成領域にハンダバンプを形成
する。
て、真空蒸着によりハンダを蒸着し、同時に全てのブロ
ック４内のハンダバング形成領域にハンダバンプを形成
する。
完成したウェーハスケール半導体装置の各ブロック４に
回路試験を行い、不良ブロック６の特定を行う。不良ブ
ロック６が特定されたら、不良ブロック６のレーザカッ
ト部１６にレーザ光を照射して配線を切断し、不良ブロ
ック６を他のブロック４から電気的に分離する。
回路試験を行い、不良ブロック６の特定を行う。不良ブ
ロック６が特定されたら、不良ブロック６のレーザカッ
ト部１６にレーザ光を照射して配線を切断し、不良ブロ
ック６を他のブロック４から電気的に分離する。
次に、ハンダバンプを形成した救済用チップ８を不良ブ
ロック６上に乗せた後、ハンダバングの融点よりも少し
高い温度で加熱し、救済用チップ８を不良ブロック６上
にフリップチップ接合する。
ロック６上に乗せた後、ハンダバングの融点よりも少し
高い温度で加熱し、救済用チップ８を不良ブロック６上
にフリップチップ接合する。
このようにして、冗長ブロックを形成することなく、ウ
ェーハ２全面を有効なブロック４として利用することが
できる。
ェーハ２全面を有効なブロック４として利用することが
できる。
本発明は上記実施例に限らず種々の変形が可能である。
例えば、本実施例においてはハンダバングを素子形成工
程時に同時に全てのブロックに形成したが、不良ブロッ
クを特定した後、不良ブロックのみに形成してもよい。
程時に同時に全てのブロックに形成したが、不良ブロッ
クを特定した後、不良ブロックのみに形成してもよい。
［発明の効果］
以上の通り、本発明によれば、冗長ブロックを形成する
必要がなく、ウェーハ全面を有効な回路として利用する
ことができるため、ウェーハスケール半導体装置の集積
度の向上を図ることができる。
必要がなく、ウェーハ全面を有効な回路として利用する
ことができるため、ウェーハスケール半導体装置の集積
度の向上を図ることができる。
第１図は本発明の一実施例による救済用チップをウェー
ハに搭載する場合の斜視図、 第２図は本発明の一実施例によるウェーハの拡大図、 第３図は本発明の一実施例による救済用チップをウェー
ハに搭載した図 である。 図において、 ２・・・ウェーハ ４・・・ブロック ６・・・不良ブロック ８・・・救済用チップ １０・−・回路 １２・・・ハンダバンプ １４・・・配線部 １６・・・レーザカット部 出顯人 富 士 通 株 式 会 社代理
人 弁理士 北 野 好 人２− ウェーハ ４・−ブロック ６−−−エ良７０ツク ８−−一郭υ斉用チッフ１ 本発明の一部底！３（３る救清用チ擲ワ計へに発電４６
堀舎の料洸図第１図 １〇−回路 １２− ・ハンタン（ンフ゛ １４−−一配株那 １６−−−レーザカツト部
ハに搭載する場合の斜視図、 第２図は本発明の一実施例によるウェーハの拡大図、 第３図は本発明の一実施例による救済用チップをウェー
ハに搭載した図 である。 図において、 ２・・・ウェーハ ４・・・ブロック ６・・・不良ブロック ８・・・救済用チップ １０・−・回路 １２・・・ハンダバンプ １４・・・配線部 １６・・・レーザカット部 出顯人 富 士 通 株 式 会 社代理
人 弁理士 北 野 好 人２− ウェーハ ４・−ブロック ６−−−エ良７０ツク ８−−一郭υ斉用チッフ１ 本発明の一部底！３（３る救清用チ擲ワ計へに発電４６
堀舎の料洸図第１図 １〇−回路 １２− ・ハンタン（ンフ゛ １４−−一配株那 １６−−−レーザカツト部
Claims (1)
- 【特許請求の範囲】 １、１枚のウェーハ上に、ブロック単位に分割して集積
回路を形成したウェーハスケール半導体装置において、 前記ブロックのいずれかに発生した不良ブロックを救済
する救済用チップを前記不良ブロック上にバンプを用い
て接合するため、前記ブロック内にバンプ形成領域を設
けたことを特徴とするウェーハスケール半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218432A JPH04100261A (ja) | 1990-08-20 | 1990-08-20 | ウェーハスケール半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218432A JPH04100261A (ja) | 1990-08-20 | 1990-08-20 | ウェーハスケール半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100261A true JPH04100261A (ja) | 1992-04-02 |
Family
ID=16719819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218432A Pending JPH04100261A (ja) | 1990-08-20 | 1990-08-20 | ウェーハスケール半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272388A (ja) * | 2008-05-01 | 2009-11-19 | Nikon Corp | 積層半導体素子製造方法および積層半導体素子製造装置 |
-
1990
- 1990-08-20 JP JP2218432A patent/JPH04100261A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272388A (ja) * | 2008-05-01 | 2009-11-19 | Nikon Corp | 積層半導体素子製造方法および積層半導体素子製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817850A (en) | Repairable flip-chip bumping | |
| JPS61111561A (ja) | 半導体装置 | |
| US6936525B2 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| USRE43607E1 (en) | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects | |
| JP3150322B2 (ja) | レーザによる配線切断加工方法及びレーザ加工装置 | |
| JPH02211648A (ja) | 半導体装置 | |
| GB2244374A (en) | Radiation beam bonding of semiconductor device contacts | |
| GB2292637A (en) | Semiconductor wafer with dummy pads | |
| TW473896B (en) | A manufacturing process of semiconductor devices | |
| JPH04100261A (ja) | ウェーハスケール半導体装置 | |
| US6395622B1 (en) | Manufacturing process of semiconductor devices | |
| JP4527777B2 (ja) | 複数のプローブが形成されたシリコンウェハ、シリコンウェハモジュール及びプローブボンディング方法 | |
| JP2001085285A (ja) | 半導体装置及びその製造方法 | |
| JPS612343A (ja) | 半導体装置 | |
| JP2760188B2 (ja) | 半導体集積回路 | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3279296B2 (ja) | 半導体装置 | |
| JPH02184063A (ja) | 半導体装置及びその製造方法 | |
| JPH077806B2 (ja) | 半導体装置 | |
| KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
| JPS6284533A (ja) | 半導体大規模集積回路の製造方法 | |
| JPH0689926A (ja) | 半導体チップ及びこの半導体チップの不良回路補修方法 | |
| JPH0779080A (ja) | 多層回路配線基板及びそれを用いた回路修正方法 | |
| JPS60198740A (ja) | 半導体装置 | |
| JPS6129151A (ja) | 大規模集積回路装置 |