JPS6284533A - 半導体大規模集積回路の製造方法 - Google Patents
半導体大規模集積回路の製造方法Info
- Publication number
- JPS6284533A JPS6284533A JP60225485A JP22548585A JPS6284533A JP S6284533 A JPS6284533 A JP S6284533A JP 60225485 A JP60225485 A JP 60225485A JP 22548585 A JP22548585 A JP 22548585A JP S6284533 A JPS6284533 A JP S6284533A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cells
- test
- supply line
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
複数のセル（またはセルブロック）からなるウェハー規
模のＩＣをウェハー状で試験するテストにおいて、前記
セルに共通の電源ラインを設け、電源ラインとセルとを
予め電気的に切り離した状態としておき、テスト前に１
つのセルと電源ラインを接続して試験し、テスト後に再
び電源ラインを切り離し、かくして、順次にセルすべて
を１つずつ試験する。
模のＩＣをウェハー状で試験するテストにおいて、前記
セルに共通の電源ラインを設け、電源ラインとセルとを
予め電気的に切り離した状態としておき、テスト前に１
つのセルと電源ラインを接続して試験し、テスト後に再
び電源ラインを切り離し、かくして、順次にセルすべて
を１つずつ試験する。
その接続には、例えば、アモルファスシリコン層と金属
層との積層部をレーザ照射してシリサイド層（導電層）
を形成し、また、切り離しには、電源ラインの任意位置
をレーザ照射して溶融分離させる。
層との積層部をレーザ照射してシリサイド層（導電層）
を形成し、また、切り離しには、電源ラインの任意位置
をレーザ照射して溶融分離させる。
［産業上の利用分野］
本発明は半導体大規模集積回路の製造方法に係り、半導
体ウェハーのままを基板にした大規模集積回路の作成方
法に関する。
体ウェハーのままを基板にした大規模集積回路の作成方
法に関する。
ＩＣはＬＳＩ、ＶＬＳＩと目覚ましい進歩を遂げ、高集
積化・高密度化されてきたが、それは高集積化・高密度
化が進む程、高速動作など、性能が向上するメリットが
あるからである。
積化・高密度化されてきたが、それは高集積化・高密度
化が進む程、高速動作など、性能が向上するメリットが
あるからである。
しかし、高度に集積化を進めても、高歩留（高収率）に
結びつかなければ、ＩＣとして汎用されず、その製造法
については高歩留になるように十分に考慮されなければ
ならない。
結びつかなければ、ＩＣとして汎用されず、その製造法
については高歩留になるように十分に考慮されなければ
ならない。
［従来の技術と発明が解決しようとする問題点３４イン
チ径や６インチ径のウェハーの上に同種あるいは複数種
のセル（以下、説明上、ＩＣからなるセルまたはセルブ
ロックを総称してセルと呼ぶ）を設け、そのままでは不
良セルが含まれているので、そのセルの中の良品のみを
選別し、その良品を選択的に接続して、ウェハーそのも
のをＩＣにする、所謂ウェハースケールＩＣ（ウェハー
規模のＩＣ）が考案されている。このウェハースケール
ＩＣは二次元的に最も高集積化されたＩＣである。
チ径や６インチ径のウェハーの上に同種あるいは複数種
のセル（以下、説明上、ＩＣからなるセルまたはセルブ
ロックを総称してセルと呼ぶ）を設け、そのままでは不
良セルが含まれているので、そのセルの中の良品のみを
選別し、その良品を選択的に接続して、ウェハーそのも
のをＩＣにする、所謂ウェハースケールＩＣ（ウェハー
規模のＩＣ）が考案されている。このウェハースケール
ＩＣは二次元的に最も高集積化されたＩＣである。
このような二次元のウェハースケールＩＣにおいて、最
も重要な課題の一つにテスト法がある。
も重要な課題の一つにテスト法がある。
ウェハープロセスは微細で複雑な多数の工程から構成さ
れているため、ウェハープロセスを終えてセル素子が作
成されたウェハーは、多数のセル全部が良品となる確率
は低く、特に、不良となる原因は電源シロートによるも
のが多い。従って、ウェハー上の多数のセルに共通の電
源ラインを設けて試験すると、共通の電源ラインをもつ
セルはすべて電源シジートになって不良になり、ウェハ
ースケールＩＣの歩留は極めて低下し、製品として販売
することは無理な高コストになる。
れているため、ウェハープロセスを終えてセル素子が作
成されたウェハーは、多数のセル全部が良品となる確率
は低く、特に、不良となる原因は電源シロートによるも
のが多い。従って、ウェハー上の多数のセルに共通の電
源ラインを設けて試験すると、共通の電源ラインをもつ
セルはすべて電源シジートになって不良になり、ウェハ
ースケールＩＣの歩留は極めて低下し、製品として販売
することは無理な高コストになる。
そのため、良品のみ選別し、良品のみ配線して接続する
製造方法が採られているが、それには他の問題点があっ
て、現在、十分満足なテスト法を含む製造方法は得られ
ていない。
製造方法が採られているが、それには他の問題点があっ
て、現在、十分満足なテスト法を含む製造方法は得られ
ていない。
その従来から知られているテスト方法を説明すると、そ
の１つは多数のセルそれぞれに外部から給電するための
パッドを設け、そのパッドにプローブ（針）を接触させ
て、ウェハー上の多数のセルを１つずつ試験する、所謂
プローブテスト方法である。しかし、このテスト法は、
セルすべてにバンドを設けなければならない。そして、
パッドにはプローブを接触させるから、その下にセル素
子を設けると、そのセル素子は破壊されることになる。
の１つは多数のセルそれぞれに外部から給電するための
パッドを設け、そのパッドにプローブ（針）を接触させ
て、ウェハー上の多数のセルを１つずつ試験する、所謂
プローブテスト方法である。しかし、このテスト法は、
セルすべてにバンドを設けなければならない。そして、
パッドにはプローブを接触させるから、その下にセル素
子を設けると、そのセル素子は破壊されることになる。
従って、パッド領域は別個に設けられて、そのバンド領
域のために、ウェハーの高集積化が阻害される欠点があ
る。
域のために、ウェハーの高集積化が阻害される欠点があ
る。
また、他のテスト方法として、パッドの代わりにセルそ
れぞれ個々に電源ラインを設け、プローブを使用せずに
、端子から給電するテスト方法があるが、これも集積度
が害される点では、前記のプローブテスト方法と変わり
がなく、むしろ更に集積度を悪化させる方法である。
れぞれ個々に電源ラインを設け、プローブを使用せずに
、端子から給電するテスト方法があるが、これも集積度
が害される点では、前記のプローブテスト方法と変わり
がなく、むしろ更に集積度を悪化させる方法である。
本発明は、これらの問題点を解消させたウェハースケー
ルＩＣのテストを含む製造方法を提案するものである。
ルＩＣのテストを含む製造方法を提案するものである。
［問題点を解決するための手段〕
その目的は、複数のセル（セル、またはセルブロック）
からなるウェハー規模の半導体集積回路をウェハー状態
でテストする際、前記セルに共通の電源ラインを設け、
該電源ラインと前記セルとを予め電気的に切り離した状
態とした後、テスト前に１つのセルと電源ラインを接続
して試験し、テスト後に再び電源ラインを切り離し、か
くして、順次に前記セルのすべてを試験するようにした
半導体大規模集積回路の製造方法によって達成される。
からなるウェハー規模の半導体集積回路をウェハー状態
でテストする際、前記セルに共通の電源ラインを設け、
該電源ラインと前記セルとを予め電気的に切り離した状
態とした後、テスト前に１つのセルと電源ラインを接続
して試験し、テスト後に再び電源ラインを切り離し、か
くして、順次に前記セルのすべてを試験するようにした
半導体大規模集積回路の製造方法によって達成される。
ぼっ、そのテスト前のセルと電源ラインの接続には、例
えば、アモルファスシリコン層と金属層との積層部をレ
ーザ照射してシリサイド層を形成し、テスト後の電源ラ
イン切り離しには、電源ラインの任意位置をレーザ照射
して溶融分離させる方法を用いる。
えば、アモルファスシリコン層と金属層との積層部をレ
ーザ照射してシリサイド層を形成し、テスト後の電源ラ
イン切り離しには、電源ラインの任意位置をレーザ照射
して溶融分離させる方法を用いる。
［作用コ
即ち、本発明は、予めすべてのセルに共通の電源ライン
を設け、その電源ラインはセルと切り離した状態にして
おき、テスト前に１つのセルと電源ラインを接続して試
験し、テスト後に再び電源ラインを切り離し、かくして
、順次にセルのすべてを１つずつ試験する。
を設け、その電源ラインはセルと切り離した状態にして
おき、テスト前に１つのセルと電源ラインを接続して試
験し、テスト後に再び電源ラインを切り離し、かくして
、順次にセルのすべてを１つずつ試験する。
そうすると、セルは個々に試験されて、且つ、その電源
ライン領域をウェハースケール■Ｃの実配線の領域とし
て利用できるから集積度を阻害することもなく、高集積
化される。
ライン領域をウェハースケール■Ｃの実配線の領域とし
て利用できるから集積度を阻害することもなく、高集積
化される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるウェハースケールＩＣの平面概
要図を示し、ウェハー１面の部分的なテスト用の電源ラ
インＬｌ＋Ｌ２とそれに接続しようとする複数のセルａ
〜ｆを図示している。電源ラインＬ１はＶｄｄライン、
電源ラインＬ２はＶｓｓラインとし、ｐ、、ｐ２はそれ
らに接続したパッドで、このバンドに端子、またはプロ
ーブを接触させて、給電する。且つ、これらの電源ライ
ンおよびパッドはいずれもアルミニウム膜からなり、電
源ラインは、例えば、膜厚０．５〜１μｍ２幅５０〜１
００μｍ程度の配線である。更に、図示のように、電源
ラインＬ１．Ｌ２から分岐ラインＬｓが設けられていて
、セルａ−ｒのそれぞれに接続できるようになっている
。
要図を示し、ウェハー１面の部分的なテスト用の電源ラ
インＬｌ＋Ｌ２とそれに接続しようとする複数のセルａ
〜ｆを図示している。電源ラインＬ１はＶｄｄライン、
電源ラインＬ２はＶｓｓラインとし、ｐ、、ｐ２はそれ
らに接続したパッドで、このバンドに端子、またはプロ
ーブを接触させて、給電する。且つ、これらの電源ライ
ンおよびパッドはいずれもアルミニウム膜からなり、電
源ラインは、例えば、膜厚０．５〜１μｍ２幅５０〜１
００μｍ程度の配線である。更に、図示のように、電源
ラインＬ１．Ｌ２から分岐ラインＬｓが設けられていて
、セルａ−ｒのそれぞれに接続できるようになっている
。
尚、本例は２本の電源ラインＬ、、Ｌ２を設けているが
、一方のラインがウェハー基板に接続した接地ラインと
なっている場合は、１本だけでもよい。
、一方のラインがウェハー基板に接続した接地ラインと
なっている場合は、１本だけでもよい。
第２図は１つの分岐ラインＬｓを拡大した部分平面図で
、分岐ラインＬｓは電源ラインに接続したＬｓｍとセル
に接続したＬｓｃとからなり、このような電源接続分岐
ラインＬｓｍとセル接続分岐ラインＬｓｃは、テスト前
では接続点ｔ１で切り離されて電気的に分離した状態に
ある。この状態の分岐ラインを、試験しようとする際に
、１つのセルのみのＬｓｍとＬｓｃとを電気的に接続す
る。
、分岐ラインＬｓは電源ラインに接続したＬｓｍとセル
に接続したＬｓｃとからなり、このような電源接続分岐
ラインＬｓｍとセル接続分岐ラインＬｓｃは、テスト前
では接続点ｔ１で切り離されて電気的に分離した状態に
ある。この状態の分岐ラインを、試験しようとする際に
、１つのセルのみのＬｓｍとＬｓｃとを電気的に接続す
る。
第３図（ａ）、 Ｃｂ）はその接続法を示す断面図で、
第２図の接続点ｔ１部分の断面図である。図において、
第３図（ａ）は電気的に切り離された状態にあり、１は
ウェハー基板、２．２’は絶縁膜、３はアモルファスシ
リコン膜、４はモリブデン膜、その他の記号は第２図と
同一部材に同じ記号が付しである。この時、アモルファ
スシリコン膜（膜厚１０００〜２０００人）は不純物を
含まずに純粋なシリコンであるから絶縁体となっており
、そのため、電源接続分岐ラインＬ、ｓｍとセル接続分
岐ラインＬｓｃは切り離されて電気的に分離した状態で
ある。且つ、モリブデン膜４はモリブデンに限るもので
なく、チタン膜などの他の金属膜でも良い。
第２図の接続点ｔ１部分の断面図である。図において、
第３図（ａ）は電気的に切り離された状態にあり、１は
ウェハー基板、２．２’は絶縁膜、３はアモルファスシ
リコン膜、４はモリブデン膜、その他の記号は第２図と
同一部材に同じ記号が付しである。この時、アモルファ
スシリコン膜（膜厚１０００〜２０００人）は不純物を
含まずに純粋なシリコンであるから絶縁体となっており
、そのため、電源接続分岐ラインＬ、ｓｍとセル接続分
岐ラインＬｓｃは切り離されて電気的に分離した状態で
ある。且つ、モリブデン膜４はモリブデンに限るもので
なく、チタン膜などの他の金属膜でも良い。
そして、テストしようとする際、この部分をレーザ照射
して、第３図（ｂ）に示すように、アモルファスシリコ
ン膜３とモリブデン膜４とを加熱して反応させ、モリブ
デンシリサイド膜５を生成する。
して、第３図（ｂ）に示すように、アモルファスシリコ
ン膜３とモリブデン膜４とを加熱して反応させ、モリブ
デンシリサイド膜５を生成する。
この照射は細く絞ったレーザビーム光で、光源にはヘリ
ウム・ネオンレーザを用いる。そうすると、モリブデン
シリサイド膜は導電体であるから、電源接続分岐ライン
ＬｓｌＴ＋とセル接続分岐ラインＬｓｃとが電気的に接
続されて、セルａに給電できるようになる。
ウム・ネオンレーザを用いる。そうすると、モリブデン
シリサイド膜は導電体であるから、電源接続分岐ライン
ＬｓｌＴ＋とセル接続分岐ラインＬｓｃとが電気的に接
続されて、セルａに給電できるようになる。
そうして、図示していない信号ラインを利用し、また、
上記の電源ラインから給電して試験を行ない、セルａの
良否を判別する。
上記の電源ラインから給電して試験を行ない、セルａの
良否を判別する。
かくして、テスト終了後、電源ラインＬ、に接続した電
源接続分岐ラインＬｓｍを切断する。それは第２図に示
す切断点ｔ２でおこない、第４図（ａ）。
源接続分岐ラインＬｓｍを切断する。それは第２図に示
す切断点ｔ２でおこない、第４図（ａ）。
（′ｂ）の断面図にその切断法を示している。同図（ａ
）は電気的に接続された状態であり、図中の記号は第３
図と同一記号が付しである。同図（ｂｌはレーザ照射し
て、アルミニウムからなる分岐ラインＬｓｍを溶融して
切断した状態である。切断するためのレーザ照射は、上
記の接続時の照射に比し、大パワーのレーザを短時間照
射する方法を採る。
）は電気的に接続された状態であり、図中の記号は第３
図と同一記号が付しである。同図（ｂｌはレーザ照射し
て、アルミニウムからなる分岐ラインＬｓｍを溶融して
切断した状態である。切断するためのレーザ照射は、上
記の接続時の照射に比し、大パワーのレーザを短時間照
射する方法を採る。
このようにして、順次にセルｂ、ｃ、ｄと試験して、全
部のセルの良否を判別する。ウェハー上の全部のセルが
判別されると、その情報Ｇこ基づいて実配線がおこなわ
れる。実配線は上記のテスト用電源ラインの上に絶縁膜
を介して形成する方法が用いられる。勿論、テスト用電
源ラインを除去して、その後に実配線を設けてもよい。
部のセルの良否を判別する。ウェハー上の全部のセルが
判別されると、その情報Ｇこ基づいて実配線がおこなわ
れる。実配線は上記のテスト用電源ラインの上に絶縁膜
を介して形成する方法が用いられる。勿論、テスト用電
源ラインを除去して、その後に実配線を設けてもよい。
尚、上記した電源ラインの接続・切断はセルのテストと
組み合わせて、コンピュータ制御下のリアルタイムで自
動的におこなうものである。
組み合わせて、コンピュータ制御下のリアルタイムで自
動的におこなうものである。
また、上記テスト用の電源ラインを、ウェハー上の数個
のセルを接続した多数の電源ラインに形成するか、また
、ウェハー上のセル全部を接続する単数の電源ラインと
するか、は集積度を考慮して、セル設計と関連して決定
する方法が望ましい。
のセルを接続した多数の電源ラインに形成するか、また
、ウェハー上のセル全部を接続する単数の電源ラインと
するか、は集積度を考慮して、セル設計と関連して決定
する方法が望ましい。
且つ、上記はセルをテスト単位として説明したが、ウェ
ハープロセスの歩留を勘案して複数セル（セルブロック
）をテスト単位としても良い。
ハープロセスの歩留を勘案して複数セル（セルブロック
）をテスト単位としても良い。
［発明の効果コ
以上の説明から明らかなように、本発明によればウェハ
ースケールＩＣが高集積化され、且つ、効率良く作成さ
れる大きな効（にがある。
ースケールＩＣが高集積化され、且つ、効率良く作成さ
れる大きな効（にがある。
第１図は本発明にかかるウェハースケールＩＣの平面概
要図、 第２図はその電源ラインの分岐ライン部分の拡大平面図
、 第３図（ａ）、 （ｂ）は接続法を示す断面図、第４図
（ａｌ、 （ｂ）は切断法を示す断面図である。 図において、 １はウェハー、 ２．２′は緑色縁膜、３はア
モルファスシリコン膜、 ４はモリブデン膜、 ５はモリブデンシリサイド膜、 ａ〜ｆはセル、 Ｌ ｌ ＋ Ｌ ２は電源ライン、 Ｐ Ｉ ＋ Ｐ ２は電源ラインに接続したパッド、
Ｌｓ 、 Ｌｓｍ、 Ｌｓｃは電源ラインの分岐ラ
イン、ｔｌは接続点、 ｔ２は切断点を示して
いる。 ４名５８月ｔ＝ｖ−か）ウニへ−スｒ−ルＩＣの千イ動
着現響１ｚ第１図 ４ｒ訣ラうシ音ｐ５分−オ友た平面１訂第２図 第３図 ＠ ４ 閃
要図、 第２図はその電源ラインの分岐ライン部分の拡大平面図
、 第３図（ａ）、 （ｂ）は接続法を示す断面図、第４図
（ａｌ、 （ｂ）は切断法を示す断面図である。 図において、 １はウェハー、 ２．２′は緑色縁膜、３はア
モルファスシリコン膜、 ４はモリブデン膜、 ５はモリブデンシリサイド膜、 ａ〜ｆはセル、 Ｌ ｌ ＋ Ｌ ２は電源ライン、 Ｐ Ｉ ＋ Ｐ ２は電源ラインに接続したパッド、
Ｌｓ 、 Ｌｓｍ、 Ｌｓｃは電源ラインの分岐ラ
イン、ｔｌは接続点、 ｔ２は切断点を示して
いる。 ４名５８月ｔ＝ｖ−か）ウニへ−スｒ−ルＩＣの千イ動
着現響１ｚ第１図 ４ｒ訣ラうシ音ｐ５分−オ友た平面１訂第２図 第３図 ＠ ４ 閃
Claims (2)
- （１）複数のセル、または複数のセルブロックからなる
ウェハー規模の半導体集積回路をウェハー状態で試験す
る際、前記セルまたはセルブロックに共通の電源ライン
を設け、該電源ラインと前記セルまたはセルブロックと
を予め電気的に切り離した状態とした後、テスト前に１
つのセルまたはセルブロックと電源ラインを接続して試
験し、テスト後に再び電源ラインを切り離し、かくして
、順次に前記セルまたはセルブロックのすべてを試験す
るようにしたことを特徴とする半導体大規模集積回路の
製造方法。 - （２）前記テスト前のセルまたはセルブロックの１つと
電源ラインの接続には、アモルファスシリコン層と金属
層との積層部をレーザ照射してシリサイド層を形成し、
前記テスト後の電源ライン切り離しには、該電源ライン
の任意位置をレーザ照射して溶融分離させるようにした
ことを特徴とする特許請求の範囲第１項記載の半導体大
規模集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225485A JPS6284533A (ja) | 1985-10-08 | 1985-10-08 | 半導体大規模集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225485A JPS6284533A (ja) | 1985-10-08 | 1985-10-08 | 半導体大規模集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284533A true JPS6284533A (ja) | 1987-04-18 |
Family
ID=16830062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225485A Pending JPS6284533A (ja) | 1985-10-08 | 1985-10-08 | 半導体大規模集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534090U (ja) * | 1991-10-15 | 1993-05-07 | 正勝 井内 | 自転車の前輪の振れ止め具 |
| JP2002261245A (ja) * | 2001-03-05 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 集積回路装置及びその形成方法 |
-
1985
- 1985-10-08 JP JP60225485A patent/JPS6284533A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534090U (ja) * | 1991-10-15 | 1993-05-07 | 正勝 井内 | 自転車の前輪の振れ止め具 |
| JP2002261245A (ja) * | 2001-03-05 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 集積回路装置及びその形成方法 |
| US8063417B2 (en) | 2001-03-05 | 2011-11-22 | Panasonic Corporation | Integrated circuit device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817850A (en) | Repairable flip-chip bumping | |
| US6900654B2 (en) | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects | |
| US4721995A (en) | Integrated circuit semiconductor device formed on a wafer | |
| US4829014A (en) | Screenable power chip mosaics, a method for fabricating large power semiconductor chips | |
| JPH07123101B2 (ja) | 半導体装置 | |
| JP2874682B2 (ja) | 半導体装置 | |
| US5897193A (en) | Semiconductor wafer | |
| JPS6284533A (ja) | 半導体大規模集積回路の製造方法 | |
| TW473896B (en) | A manufacturing process of semiconductor devices | |
| JPH027188B2 (ja) | ||
| JPS59172243A (ja) | Ｉｃウエハ | |
| JP2760188B2 (ja) | 半導体集積回路 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0917832A (ja) | 半導体装置 | |
| JP3719823B2 (ja) | 半導体装置の試験方法 | |
| JPH0430471A (ja) | 半導体装置及びその製造方法 | |
| US6598217B1 (en) | Method of mounting fabrication-historical data for semiconductor device, and semiconductor device fabricated by such a method | |
| CN100392809C (zh) | 晶片绝缘层内连线的制造方法与结构 | |
| JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
| JPS63183481A (ja) | 回路基板およびその修復方法 | |
| JPH04100261A (ja) | ウェーハスケール半導体装置 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| JPS59172261A (ja) | Ｉｃチツプ |