JPH0410043A - バス転送方式および情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムに関し、特に、そのバス転送
の技術に関するものである。

〔従来の技術〕

従来の情報処理システムにおけるバス転送は、一般的に
、バスドライバのＯＦＦ時間、バス出力開始時間（Ｔｏ
ｎ）、データ出力時間（丁ｏｆｆ）と共に１バスクロツ
クサイクル（Ｔｃｋ）内に設けることにより、各バスク
ロックサイクル（丁ｃｋ）においてデータ転送元切り替
え時間（Ｔｃｈ）を確保していた。

この様子を第９図に示す。

図中、９１はバスクロックを示す。また、９３は、ＣＰ
Ｕ３のバス出力を示し、９４は、これと異なるデバイス
である、たとえば入出力装置４のバス出力を示し、共に
、バス１上の信号である。

図示するように、　Ｔｏｎ時間とＴｏｆｆ時間との和よ
り大きなＴｃｈ時間を、各バスクロックサイクルＴｃｋ
時間内に設けていた。

〔発明が解決しようとする課題〕

このデータ切り替え時間（Ｔｃｈ）は、バス上の出力ド
ライバの衝突を避けるために、十分に大きくとる必要が
ある。

したがって、従来の技術においては、バスクロック内に
データ高力時間と、データ転送元切り替え時間を含んで
いるため、バスクロックを高速にすることができず、近
年の高速データ転送の要求に充分に応えることができな
かった。

そこで、本発明は、情報処理システムにおいて、データ
切り替え時間を十分に保ち、かつ、高速にデータ転送を
行うことのできるバス転送方式を提供することを目的と
する６ 〔課題を解決するための手段〕 前記目的達成のために、本発明は、バスクロックに同期
してデータ転送を行うバス転送方式であって・ データ転送を行うデータ転送サイクルと、バスにデータ
を出力するドライバの切り替え時に設けられる、バスク
ロツタに同期したバス切り替えサイクルとを有すること
を特徴とする第１のバス転送方式を提供する。

また、前記目的達成のために本発明は、バスクロックに
同期してデータ転送を行うバス転送方式データ転送を行
うデータ転送サイクルと、バスマスタの交代時に設けら
れるバスクロックに同期した、バス切り替えサイクルと
を有することを特徴とする第２のバス転送方式を提供す
る。

また、本発明は、前記目的達成のために、バスクロック
に同期してデータ転送を行うバス転送方式であって、 同一のバスマスタにおけるリードサイクルとライトサイ
クル間に設けられる、バスクロックに同期したバス切り
替えサイクルを有することを特徴とする第３のバス転送
方式を提供する。

また、さらに、本発明は、前記目的達成のために、バス
クロックに同期してデータ転送を行うバス転送方式であ
って、 バスクロックに同期した、同一のバスマスタにおける、
バースト転送ブロックの切り替え時に設けられる、バス
クロックに同期したバス切り替えサイクルを有すること
を特徴とする第４のバス転送方式を提供する。

また、前記目的達成のために、本発明は、バスクロック
に同期してデータ転送を行うバス転送方式であって、 バスクロックとして、バス送信部のターンオンタイムと
受信部のセットアツプタイムとホールドタイムとの和よ
り大きく、バス送信部のターンオンタイムとターンオフ
タイムとバス受信部のセットアツプタイムとホールドタ
イムとの和より小さな周期のクロックを用い、 かつ、全バス送信部の出力を禁止する、バス送信部のタ
ーンオフタイムより大きなバスクロックに同期したバス
切り替えサイクルを、バス送信部の切り替え時に設けた
ことを特徴とする第５のバス転送方式を提供する。

また、併せて、本発明は、前記目的達成のために、バス
と、バスに接続した、バスクロックに同期してデータ転
送を行う複数の、ＣＰＵや入出力装置等のバスマスタと
、 バスマスタがデータ転送を行うデータ転送サイクルと、
バスにデータを出力するドライバの切り替え時に設けら
れる、バスクロックに同期したバス切り替えサイクルと
を管理するバス制御部と、を有することを特徴とする第
１の情報処理システムを提供する。

また、前記目的達成のために、本発明は、バスと、バス
送信部のターンオンタイムと受信部のセットアツプタイ
ムとホールドタイムとの和より大きく、バス送信部のタ
ーンオンタイムとターンオフタイムとバス受信部のセッ
トアツプタイムとホールドタイムとの和より小さな周期
のバスクロツタに同期してデータ転送を行う複数のバス
マスタと、 バスにデータを出力するドライバの切り替え時に、全バ
ス送信部の出力を禁止する。各バスマスタにおける各バ
ス送信部のターンオフタイムより大きなバスクロックに
同期したバス切り替えサイクルの挿入を制御するバス制
御部と、 を有することを特徴とする第２の情報処理システムを提
供する。

〔作用〕

本発明に係る第１のバス転送方式によれば、データ転送
を行うデータ転送サイクルとは、別に、バス切り替えサ
イクルを、バスにデータを出力するドライバの切り替え
時に設けるので、バスクロックを高速化することができ
る。

また、かかるバス切り替えサイクルは、特に、バスマス
タの交代時、同一のバスマスタにおけるリードサイクル
とライトサイクル間、同一のバスマスタにおける、バー
スト転送ブロックの切り替え時等に設けるものである。

また、本発明に係る第５のバス転送方式によれば、バス
クロックとして、バス送信部のターンオンタイムとター
ンオフタイムとバス受信部のセットアツプタイムとホー
ルトタイムとの和より小さな周期のクロックを用いるこ
とができ、従来の、バス送信部のターンオンタイムとタ
ーンオフタイムとバス受信部のセットアツプタイムとホ
ールドタイムとの和より大きなりロックに比べ、バスク
ロックの高速化が図られている。

また、以上のバス転送方式を適用する情報処理システム
においては、本発明の第１の情報システムによれば、バ
ス制御部が、バスマスタがデータ転送を行うデータ転送
サイクルと、バスにデータを出力するドライバの切り替
え時に設けられる。

バスクロックに同期したバス切り替えサイクルとを管理
する。

また、本発明に係る第２の情報処理システムによれば、
バス制御部が、バス切り替えサイクルの挿入を制御する
ことにより、バスマスタは、バス送信部のターンオンタ
イムと受信部のセットアソブタイムとホールドタイムと
の和より大きく、バス送信部のターンオンタイムとター
ンオフタイムとバス受信部のセットアツプタイムとホー
ルドタイムとの和より小さな周期のバスクロックに同期
してデータ転送を行うことができる。

〔実施例〕

以下、本発明に係る情報処理システムの一実施例を説明
する６ 第１図に本実施例に係る情報処理システムの構成を示す
。

第４図ａは分散制御方式のバス転送を採用した場合の情
報処理システムの構成を示したものであり、第４図すは
集中制御方式のバス転送を採用した場合の情報処理シス
テムの構成を示したものである６ 第４図ａ、ｂ共に１図中、１はバス、２はバス制御装置
、３はＣＰＵ、４は入出力装置である。

なお、第４図ａにおいて、バス制御２は、各デバイスＣ
ＰＵ３、入出力装置４内に備えるようにしても良い。

次に、本実施例に係るバス転送のタイミングについて説
明する。

第１図に、このタイミングを示す。

図中、１１はバスクロックを示す。また、１３は、ＣＰ
Ｕ３のバス出力を示し、１４は、これと異なるデバイス
である、たとえば入出力装置４のバス出力を示し、共に
、バス１上の信号である。バス１は、バスクロック１１
に同期して動作する。

図示するように、サイクル１０１は、ＣＰＵ３が出力し
ている区間、　１０３は入出力装置４が出力している区
間、１０２が本実施例で設けたバス切り替えサイクルで
ある。

すなわち区間１０２は、バス上に信号が出力されていな
い状態であるが、実際には、１０５に示すようにＣＰＵ
３の出力ドライバの出力を切るための時間Ｔｏｆｆが存
在している。

本実施例では、このドライバの出力を切るための時間Ｔ
ｏｆｆをバス切り替えサイクルとして設けたので、この
時間中は、ＣＰＵ３以外にバスを使用しているものは無
い。

すなわち、このドライバの出力を切るための時間を各バ
スクロックサイクル中に設けずに、一つのサイクルとし
て設けた、したがい、バスクロックサイクル時間を短縮
することができる。

したがい、第２図に示すように、バースト転送を行うよ
うな場合に、特に、転送速度を高速化することができる
。

第２図中、２１はバスクロックを示す。また、２３は、
ＣＰＵ３のバス出力を示し、２４は、これと異なるデバ
イスである。たとえば入出力装置４のバス出力を示し、
共に、バス１上の信号である。

第２図に示した例では、２０１のサイクルで、ＣＰＵ３
がデータ転送を行った後に、２０２のバス切り替えサイ
クルで、全てのデバイスがＯＦＦになった後、次のデバ
イスが３０３のサイクルで、入出力装置４が４回連続し
て２０４．２０５．２０６とデータを出力している。

ところで、同じデバイスが連続してデータ転送を行う場
合は、データとデータの間でバスをＯＦＦにする必要は
ない。

したがい、入出力装置４が４回のデータを連続して出力
しているので、２０４と２０５，２０５と２０３の間で
は、ドライバの出力を切るための時間Ｔｏｆｆは不要で
ある。

そこで、本実施例においては、このトライバの出力を切
るための時間Ｔｏｆｆを各バスクロックサイクル中に設
けずに、一つのバス切り替えサイクルとして設けている
ために、転送速度を高速化できるのである。

次に、以上説明したバス転送タイミングを実現する回路
について説明する。

第５図に、この実現回路の一例を示す。

図示する例は、ＣＰＵ３とバス１間のインタフェースを
整合する回路であり、ＣＰＵ３の出力するアドレスとデ
ータを駈動するドライバ５１１，５１２よりなるバス制
御回路５１と、この出力タイミングを制御する切り替え
制御回路５２を有している。

これらの回路は、バスマスタとなるべき各デバイスごと
に設けられる。

前記分散制御方式（第４図ａ）の場合は、通常、バス制
御２と共に、ＣＰＵ３や入出力装置４内に設けられるが
、これらとバス間にもうけるようにしても良い。また、
集中制御方式（第４図ｂ）の場合、切り替え制御回路５
２は、バス制御内に設けられ、集中して、各デバイスの
バスアクセスを制御することになる。

次に、この実現回路の動作を、ＣＰＵ３が、バースト転
送を行う場合、すなわち、アドレスを送出した後に、複
数回のデータを送出する場合を例にとり説明する。

まず、Ｃ−ＰＵ３よりバス使用要求ｄを受けると（ステ
ップ６０１）　、切り替え制御回路５２は、バスが他の
デバイスによって、バス制御線Ｃより、使用中か否かを
判断する（ステップ６０２）。

そして、使用中でなければ、バス制御線にバス使用中の
旨を出力すると共に、制御線ａによりドライバ５１１に
１サイクルの出力を許可する（ステップ６０４）。これ
によりＣＰＵ３よりのアドレスデータがバスに送出され
る。

次に、切り替え制御回路５２は、制御線ａを出力禁止に
し、１サイクルのバス切り替えサイクルを設ける（ステ
ップ６０４）。

そして、その後のサイクルで、制御線すにより。

ドライバ５１２に、ＣＰＵ３がバースト転送を要求する
回数分のサイクルの出力を許可する（ステップ６０５）
。

これにより、ＣＰＵ３よりのデータが続けてバスに送出
される。

次に、切り替え制御回路５２の内部回路の一例を示す。

第７図に示した回路は、４回のデータ転送を連続して行
う場合の回路構成を示したものであり。

ゲート７０１がバス使用中か否かの判断（ステップ６０
２）を行うゲートである。

なお、この回路は、４回のデータ転送を連続して行う場
合の回路構成を例示したものであり、実際には、ＣＰＵ
３等より要求に応じて、制御線すを有意にするサイクル
が可変であるよう構成される。

また、この例では、フィリップフロップにより使用要求
信号を遅延させることにより必要な出力信号を得ている
が、カウンタを利用するもの等、この回路の具体的構成
は特に問わない。

参考として、第８図に、この第７図に示した回路の動作
タイミングを示す。

図中、８０１．８０２が本実施例に係るバス切り替えサ
イクルである。

なお、この例は、バスマスタの交代時と、同一のバスマ
スタにおけるリードサイクルとライトサイクル間とにバ
ス切り替えサイクルを設ける場合について説明したもの
であるが、バス切り替えサイクルは、この他、同一のバ
スマスタにおける。

バースト転送ブロックの切り替え時等、バスにデータを
出力するドライバの切り替え時に設けるものである。

以上、説明した実施例においては、バス切り替えサイク
ルを１バスクロツクサイクルとしたが、これは、第３図
に示すように、複数のサイクル（図示する例では２クロ
ツクサイクル）３０２設けてもよい。

すなわち、前記Ｔｏｆｆ時間がＴｏｎ時間に比べ、非常
に大きい場合であっても、バス切り替えサイクルを設け
ることによる転送の高速化は実現可能である。

以上のように、本実施例によれば、データ出力時間と、
バス切り替え時間を分離したことにより、情報処理シス
テムにおけるデータ転送を高速化することができる。

特に、バースト転送を行う機会の多い情報処理システム
、出力をＯＦＦにするのに大きい時間を要するデバイス
を用いる情報処理システムにおいて、この効果は大きい
。

〔発明の効果〕

以上、本発明によれば、情報処理システムにおいて、デ
ータ切り替え時間を十分に保ち、かつ。

高速にデータ転送を行うことのできるバス転送方式を提
供することができる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の一実施例に係るバス
転送のタイミングを示すタイミングチャ−ト、第４図は
本発明の一実施例に係る情報処理システムの構成を示す
ブロック図、第５図はバス転送を制御する実現回路の構
成を示す実施例、第６図は実現回路の動作を示すフロー
チャート、第７図は切り替え制御回路の一例を示す回路
図、第８図は第７図に係る切り替え制御回路の動作を示
すタイミングチャート、第９図は従来のバス転送のタイ
ミングを示すタイミングチャートである。 １　・バス、２・バス制御装置、３・・ＣＰＵ、４人出
力装置、５トバス制御回路、５２・・切り替え制御回路
、１ｏ１．２０２．３０２・バス切り替えサイクル。 纂 図 ｎ　　寸

Claims (1)

1. 【特許請求の範囲】 １、バスクロックに同期してデータ転送を行うバス転送
   方式であって、 データ転送を行うデータ転送サイクルと、バスにデータ
   を出力するドライバの切り替え時に設けられる、バスク
   ロックに同期したバス切り替えサイクルとを有すること
   を特徴とするバス転送方式。 ２、バスクロックに同期してデータ転送を行うバス転送
   方式であって、 データ転送を行うデータ転送サイクルと、バスマスタの
   交代時に設けられるバスクロックに同期した、バス切り
   替えサイクルとを有することを特徴とするバス転送方式
   。 ３、バスクロックに同期してデータ転送を行うバス転送
   方式であって、 同一のバスマスタにおけるリードサイクルとライトサイ
   クル間に設けられる、バスクロックに同期したバス切り
   替えサイクルを有することを特徴とするバス転送方式。 ４、バスクロックに同期してデータ転送を行うバス転送
   方式であって、 バスクロックに同期した、同一のバスマスタにおける、
   バースト転送ブロックの切り替え時に設けられる、バス
   クロックに同期したバス切り替えサイクルを有すること
   を特徴とするバス転送方式。 ５、バスクロックに同期してデータ転送を行うバス転送
   方式であって、 バスクロックとして、バス送信部のターンオンタイムと
   受信部のセットアップタイムとホールドタイムとの和よ
   り大きく、バス送信部のターンオンタイムとターンオフ
   タイムとバス受信部のセットアップタイムとホールドタ
   イムとの和より小さな周期のクロックを用い、 かつ、バス送信部のターンオフタイムより大きなバスク
   ロックに同期した、各バス送信部の出力を禁止するバス
   切り替えサイクルを、バス送信部の切り替え時に設けた
   ことを特徴とするバス転送方式。 ６、バスと、 バスに接続した、バスクロックに同期してデータ転送を
   行う複数のバスマスタと、 バスマスタがデータ転送を行うデータ転送サイクルと、
   バスにデータを出力するドライバの切り替え時に設けら
   れる、バスクロックに同期したバス切り替えサイクルと
   を管理するバス制御部と、 を有することを特徴とする情報処理システム。 ７、バスと、 バス送信部のターンオンタイムと受信部のセットアップ
   タイムとホールドタイムとの和より大きく、バス送信部
   のターンオンタイムとターンオフタイムとバス受信部の
   セットアップタイムとホールドタイムとの和より小さな
   周期のバスクロックに同期してデータ転送を行う複数の
   バスマスタと、 バスにデータを出力するドライバの切り替え時に、各バ
   ス送信部の出力を禁止する、各バスマスタにおける各バ
   ス送信部のターンオフタイムより大きなバスクロックに
   同期したバス切り替えサイクルの挿入を制御するバス制
   御部と、を有することを特徴とする情報処理システム。