JPH04103133A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にエピタキシ
ャル成長工程を含むバイポーラ型集積回路の製造方法に
関する。

〔従来の技術〕

従来からバイポーラ型集積回路では、コレクタ直列抵抗
を下げ、又均−なコレクタ濃度プロファイルを得るため
、埋込コレクタ形成工程及びそれに引続くエピタキシャ
ル成長工程が多用されている。

具体的には、まずシリコンからなる基板を例えば１１０
０℃のＨ２−０２雰囲気中で４０分間熱酸化することに
より、約０．７μｍのシリコン酸化膜を基板両面に被着
する。続いて基板表面に通常の方法でフォトレジストパ
ターンを形成し、緩衝弗酸溶液中でエツチングを行ない
、所定の領域のシリコン酸化膜を除去し、酸素プラズマ
でフォトレジストを除去する。次でこの基板表面にイオ
ン注入法等で不純物を選択的に導入し熱処理を行なう０
次にシリコン酸化膜を全部除去したのち、基板表面に気
相成長法によりシリコンのエピタキシャル成長を行なう
。然る後にこのエピタキシャル成長層中にベース領域や
エミッタ領域等を形成し、バイポーラ型集積回路を完成
させる。

〔発明が解決しようとする課題〕

この従来の製法方法は、高性能のバイポーラ型集積回路
を製造する上でもはや不可欠の方法となっているが、近
年集積回路の集積密度が上昇し、わずかなリーク電流が
回路全体の動作に影響を与えるようになってきたため、
次の様な不都合が明らかになってきた。

即ち従来の製造方法では、表面のシリコン酸化膜を除去
する際に裏面のシリコン酸化膜も同時に除去されてシリ
コン表面が露出してしまう。このなめ、次のイオン注入
法などによる不純物導入工程で、シリコン基板の裏面を
搬送したり保持したりする際に、搬送材や保持材からの
汚染物質が基板裏面のシリコンに付着することが避けら
れない。この汚染物質は搬送材や保持材に他から付着し
た物質である場合もあるし、それらの材料自身であった
りもする。この様な汚染物質、特に重金属は、−たん付
着してしまうと洗浄工程を通しても除去が大変困難であ
る。こおためこれらの汚染物質は次のアニールやエピタ
キシャル成長工程時の高温処理で基板内部に拡散し、つ
いには表面に式で達して結晶欠陥を発生させ、接合リー
クの原因となる。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、シリコン基板の表面
及び裏面にシリコン酸化膜を被着する工程と、シリコン
基板裏面の前記シリコン酸化膜上にシリコン窒化膜を被
着する工程と、シリコン基板表面の前記シリコン酸化膜
をパターニングして開口部を形成し、選択的に前記シリ
コン基板に不純物を導入したのちシリコン基板裏面のシ
リコン窒化膜と表面及び裏面のシリコン酸化膜を除去す
る工程と、シリコン酸化膜が除去された前Ｊ己シコン基
板表面にシリコンのエピタキシャル成長を行なう工程と
を含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｇ＞は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第１図（ａ＞に示すように、シリコン基板１を１１
００℃のＨｚ　　Ｏ２雰囲気中で約４０分間酸化し、表
面及び裏面に厚さ０．７μｍのシリコン酸化膜２Ａ、２
Ｂを被着する０次にプラズマＣＶＤ法により裏面にシリ
コン窒化膜３を厚さ０゜５μｍ被着する。プラズマＣＶ
Ｄ法の場合ホルダの形を工夫することによりシリコン基
板の片面のみへの被着は容易に可能である。

次に第１図（ｂ）に示すように、フォトリソグラフィ技
術によりパターンが形成されたフォトレジスト膜４を表
面に形成し、緩衝弗酸溶液中に１５分浸漬することによ
り、表面のシリコン酸化膜２Ａをパターニングし開口部
１０を形成する。

この時裏面はシリコン窒化ｌ１ｌ１３で覆われているの
で、裏面のシリコン酸化膜２Ｂはエツチングされない。

次に第１図（Ｃ）に示すように、フォトレジストＩＩ４
を０２プラズマで除去した後、イオン注入法でシリコン
基板１の表面にＡｓを導入し不純物拡散領域６を形成す
る。この際、装置から不可避的に裏面に付着する重金属
等の汚染物質５は、シリコン窒化膜３上に付着する。従
来の製造方法においては、汚染物質５がシリコン基板に
直接付着するため、後工程の熱処理で基板内へ侵入する
という不都合があったが、本実施例では、シリコン窒化
膜３により侵入が阻止されるという相違がある。

次に第１図（ｄ）に示すように、９００℃のＨ，−ｏ、
雰囲気中で１０分間酸化することにより、表面の開口部
１０に５０ｎｍの保護用の酸化膜１１を被着する。

次に第１図（ｅ）に示すように、全面を１６０℃のリン
酸液中に浸漬して裏面のシリコン窒化膜３を除去し、さ
らに第１図（ｆ）に示すように、全面を緩衝弗酸溶液中
に浸漬して両面のシリコン酸化膜２Ａ、２Ｂ、１１を除
去する。

次に第１図（ｇ）に示すように、シリコン基板１の表面
にシコンのエピタキシャル成長層７を形成することによ
り、埋込不純物拡散領域６Ａの形成工程及びエピタキシ
ャル成膜工程が完了する。

第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。

前記第１の実施例は、埋込不純物拡散をイオン注入法で
行なう場合を述べたが、これをスピンオングラス法で行
なう場合も同様に実施できる。

即ち第１区に示した開口部１０の形成後、フォトレジス
ト膜４を除去し、Ａｓ含有シリカフィルム８を例えば２
００Ｏｒｐｍで回転塗布して約０．１μｍの厚さに形成
して熱処理を行ない、不純物拡散領域６を形成する。次
に希弗酸液中でシリカフィルム８を除去したのち、前記
第１の実施例と同様に、シリコン窒化膜除去、シリコン
酸化膜除去及びエピタキシャル成長を行なえば、第１の
実施例と同様の結果が得られる。

この場合もシリカフィルム形成時に付着する搬送材やウ
ェハー保持材からの汚染物質がシリコン窒化膜に阻止さ
れてシリコン内部に達することがなく、良好な１効果が
得られる。

〔発明の効果〕

以上説明した様に本発明は、シリコン基板の裏面にシリ
コン酸化膜を介してシリコン窒化膜を形成することによ
り、工程中で基板裏面に不可避的に付着する汚染物質を
シリコン基板内に取り込まない様にできるため、結晶欠
陥の発生が抑えられ、従って高薬積度の集積回路を高歩
留りで製造できるという効果を有する。

【図面の簡単な説明】

第１１Ｊ（ａ）〜（ｇ）及び第２区は本発明の第１及び
第２の実施例を説明するための半導体チップの断面図で
ある。 １・・・シリコン基板、２．２Ａ・・・シリコン酸化膜
、３・・・シリコン窒化膜、４・・・フォトレジスト膜
、５・・・汚染物質、６・・・不純物拡散領域、７・・
・エピタキシャル成長層、８・・・シリカフィルム、１
０・・・開口部、１１・・・酸化膜。

Claims (1)

【特許請求の範囲】
1. シリコン基板の表面及び裏面にシリコン酸化膜を被着す
   る工程と、シリコン基板裏面の前記シリコン酸化膜上に
   シリコン窒化膜を被着する工程と、シリコン基板表面の
   前記シリコン酸化膜をパターニングして開口部を形成し
   、選択的に前記シリコン基板に不純物を導入したのちシ
   リコン基板裏面のシリコン窒化膜と表面及び裏面のシリ
   コン酸化膜を除去する工程と、シリコン酸化膜が除去さ
   れた前記シコン基板表面にシリコンのエピタキシャル成
   長を行なう工程とを含むことを特徴とする半導体装置の
   製造方法。