JPH0496219A - 多結晶シリコン半導体膜の形成方法 - Google Patents
多結晶シリコン半導体膜の形成方法Info
- Publication number
- JPH0496219A JPH0496219A JP20685090A JP20685090A JPH0496219A JP H0496219 A JPH0496219 A JP H0496219A JP 20685090 A JP20685090 A JP 20685090A JP 20685090 A JP20685090 A JP 20685090A JP H0496219 A JPH0496219 A JP H0496219A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- polycrystalline silicon
- deposition
- film
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
化学気相成長法を用いた多結晶シリコン半導体膜の形成
方法に関し、 多層構造に適した低温処理によって、堆積中の膜表面の
凹凸発生を防止しながら、適正な結晶粒成長により良好
な結晶性を確保した多結晶シリコン半導体膜を形成する
方法を提供することを目的とし、 ５７０℃以下に保持した基板上に化学気相成長法により
アモルファス状態のシリコン層を堆積させた後、得られ
た堆積層を６００℃以上の温度でアニールして結晶化さ
せるように構成する。
方法に関し、 多層構造に適した低温処理によって、堆積中の膜表面の
凹凸発生を防止しながら、適正な結晶粒成長により良好
な結晶性を確保した多結晶シリコン半導体膜を形成する
方法を提供することを目的とし、 ５７０℃以下に保持した基板上に化学気相成長法により
アモルファス状態のシリコン層を堆積させた後、得られ
た堆積層を６００℃以上の温度でアニールして結晶化さ
せるように構成する。
本発明は、化学気相成長法を用いた多結晶シリコン半導
体膜の形成方法に関する。
体膜の形成方法に関する。
近年、半導体装置は高集積化を進めるために多層構造の
各層が薄膜化されており、しかも各層は多層構造に適し
た厳密な平坦性を有することが要求されている。また、
各層の形成は、既に所定領域に導入されている不純物が
拡散移動してしまわないように低温で行う必要がある。
各層が薄膜化されており、しかも各層は多層構造に適し
た厳密な平坦性を有することが要求されている。また、
各層の形成は、既に所定領域に導入されている不純物が
拡散移動してしまわないように低温で行う必要がある。
そのた給、化学気相成長法を用いた多結晶シリコン半導
体膜の形成においても、６２０〜６２５℃あるいはそれ
よりも若干低い温度で堆積させる方法が提案され、ＣＭ
Ｏ３型Ｏ３ＡＭのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａ
ｎｓｉｓｔｏｒ） ヘの適用が試みられている。しかし
この方法は、ＴＰＴのオフ時のリーク電流をできるだけ
低く抑えるのに十分良好な結晶性を持つ多結晶シリコン
膜を安定して形成することができず、未だ実用化には至
っていない。
体膜の形成においても、６２０〜６２５℃あるいはそれ
よりも若干低い温度で堆積させる方法が提案され、ＣＭ
Ｏ３型Ｏ３ＡＭのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａ
ｎｓｉｓｔｏｒ） ヘの適用が試みられている。しかし
この方法は、ＴＰＴのオフ時のリーク電流をできるだけ
低く抑えるのに十分良好な結晶性を持つ多結晶シリコン
膜を安定して形成することができず、未だ実用化には至
っていない。
上記方法を含め、化学気相成長法を用いる従来の多結晶
シリコン半導体膜の形成方法においては、６２０〜６３
０℃に保持した炉中でシリコン層を堆積させることによ
り多結晶シリコン膜としていた。
シリコン半導体膜の形成方法においては、６２０〜６３
０℃に保持した炉中でシリコン層を堆積させることによ
り多結晶シリコン膜としていた。
しかし、上記従来の堆積温度では、堆積中に既に結晶化
が起こるため、堆積層表面は結晶粒に対応して凹凸にな
り、その突起部分が電界集中の原因になるばかりでなく
、多層構造に必要な平坦性が得られない。また、結晶化
の核生成が堆積中の層の各所で起こるため微細な結晶粒
が多数形成され、一方堆積後のアニール温度は前記のよ
うに不純物の拡散防止のため低温でなければならないの
で、結局、最終的に得られた多結晶シリコン膜中には結
晶粒界が高密度で存在し、これが半導体素子中の電子等
の移動度の向上に対して著しい障害となっていた。
が起こるため、堆積層表面は結晶粒に対応して凹凸にな
り、その突起部分が電界集中の原因になるばかりでなく
、多層構造に必要な平坦性が得られない。また、結晶化
の核生成が堆積中の層の各所で起こるため微細な結晶粒
が多数形成され、一方堆積後のアニール温度は前記のよ
うに不純物の拡散防止のため低温でなければならないの
で、結局、最終的に得られた多結晶シリコン膜中には結
晶粒界が高密度で存在し、これが半導体素子中の電子等
の移動度の向上に対して著しい障害となっていた。
本発明は、多層構造に適した低温処理によって、堆積中
の膜表面の凹凸発生を防止しながら、適正な結晶粒成長
により良好な結晶性を確保した多結晶シリコン半導体膜
を形成する方法を提供することを目的とする。
の膜表面の凹凸発生を防止しながら、適正な結晶粒成長
により良好な結晶性を確保した多結晶シリコン半導体膜
を形成する方法を提供することを目的とする。
上記の目的は、本発明によれば、５７０℃以下に保持し
た基板上に化学気相成長法によりアモルファス状態のシ
リコン層を堆積させた後、得られた堆積層を６００℃以
上の温度でアニールして結晶化させることを特徴とする
多結晶シリコン半導体膜の形成方法によって達成される
。
た基板上に化学気相成長法によりアモルファス状態のシ
リコン層を堆積させた後、得られた堆積層を６００℃以
上の温度でアニールして結晶化させることを特徴とする
多結晶シリコン半導体膜の形成方法によって達成される
。
実用的な堆積速度を確保するために、上記の堆積は基板
を５５０℃以上に保持して行うことが望ましい。
を５５０℃以上に保持して行うことが望ましい。
不純物の拡散防止の観点から、堆積層のアニールは６５
０℃以下の温度で行うことが望ましい。
０℃以下の温度で行うことが望ましい。
本発明者は、多数の実験を行った結果、化学気相成長法
により堆積したシリコン層の結晶化開始温度が５８０℃
であることを明らかにし、この知見に基づいて本発明を
完成させた。
により堆積したシリコン層の結晶化開始温度が５８０℃
であることを明らかにし、この知見に基づいて本発明を
完成させた。
すなわち、堆積を基板温度５７０℃以下で行うことによ
り、シリコン層をアモルファス状態で堆積させる。これ
により、従来法で堆積中の結晶化により生じていた堆積
膜表面の凹凸の発生を防止し、極めて平坦性の高いシリ
コン膜が得られる。
り、シリコン層をアモルファス状態で堆積させる。これ
により、従来法で堆積中の結晶化により生じていた堆積
膜表面の凹凸の発生を防止し、極めて平坦性の高いシリ
コン膜が得られる。
堆積温度を５７０℃以下としたのは、実際に堆積中の基
板内では温度が数℃程度のゆらぎを持つため、堆積温度
が確実に結晶化開始温度５８０℃を超えないようにする
ためである。
板内では温度が数℃程度のゆらぎを持つため、堆積温度
が確実に結晶化開始温度５８０℃を超えないようにする
ためである。
またミ上記堆積により得られたアモルファスシリコン層
を６００℃以上の温度でアニールすることにより初めて
核生成および結晶粒成長を行わせる。これにより微細な
結晶粒の発生を防止し、十分良好な結晶性を有する多結
晶シリコン半導体膜が形成される。アニール温度を６０
０を以上としたのは、全くのアモルファス状態から急激
に結晶化させることにより上記効果を確実にするためで
ある。
を６００℃以上の温度でアニールすることにより初めて
核生成および結晶粒成長を行わせる。これにより微細な
結晶粒の発生を防止し、十分良好な結晶性を有する多結
晶シリコン半導体膜が形成される。アニール温度を６０
０を以上としたのは、全くのアモルファス状態から急激
に結晶化させることにより上記効果を確実にするためで
ある。
第１図に、堆積温度４５０．５６ｏ１および６２０℃で
堆積したシリコン膜の表面状態を走査電子顕微鏡写真に
よって示す。いずれも堆積したままの状態で組織観察用
エツチングは施していない。
堆積したシリコン膜の表面状態を走査電子顕微鏡写真に
よって示す。いずれも堆積したままの状態で組織観察用
エツチングは施していない。
同図から、結晶化温度より高い６２０℃で堆積させた場
合は（同図（Ｃ））表面が非常に凹凸であるのに対して
、結晶化温度より低い４５０℃、５６０℃で堆積させた
場合は（同図（ａ）、（ｂ））表面が極めて平坦である
ことがわかる。
合は（同図（Ｃ））表面が非常に凹凸であるのに対して
、結晶化温度より低い４５０℃、５６０℃で堆積させた
場合は（同図（ａ）、（ｂ））表面が極めて平坦である
ことがわかる。
第２図に、上記（ｂ）および（Ｃ）の場合についてシリ
コン膜表面のＸ線回折を行った結果を示す。５６０℃で
堆積させた膜（ｂ）のＸ線回折強度曲線には結晶性を示
すピークが全く認められず、堆積ままの状態ではアモル
ファス状態であることがわかる。これに対して、６２０
℃で堆積させた膜（Ｃ）のＸ線回折強度曲線にはそれぞ
れ図中に示した結晶面に対応するピークが明瞭に認めら
れ、堆積中に既に結晶化が起きていることがわかる。
コン膜表面のＸ線回折を行った結果を示す。５６０℃で
堆積させた膜（ｂ）のＸ線回折強度曲線には結晶性を示
すピークが全く認められず、堆積ままの状態ではアモル
ファス状態であることがわかる。これに対して、６２０
℃で堆積させた膜（Ｃ）のＸ線回折強度曲線にはそれぞ
れ図中に示した結晶面に対応するピークが明瞭に認めら
れ、堆積中に既に結晶化が起きていることがわかる。
本発明の方法においては、アニールにより結晶化した状
態の膜表面は堆積されたアモルファス状態での平坦性を
ほぼそのまま引き継ぐ。このことは、半導体の薄膜化、
多層化にとって非常に重要である。
態の膜表面は堆積されたアモルファス状態での平坦性を
ほぼそのまま引き継ぐ。このことは、半導体の薄膜化、
多層化にとって非常に重要である。
本発明において、堆積温度の下限は特に限定しないが、
実際の生産工程では下記の点（１）および（２）を考慮
して適宜操業上の下限を設定すべきである。
実際の生産工程では下記の点（１）および（２）を考慮
して適宜操業上の下限を設定すべきである。
（１）堆積温度は低温にすればするほど堆積速度が小さ
くなるので、実用上できるだけ堆積速度を大きく確保す
るために、５５０℃以上とすることが望ましい。例えば
化学気相成長のシリコン原料ガスとしてジシラン（ｓ
１２Ｈｓ）を用いて堆積を行った場合、堆積温度４５０
℃では堆積温度５６０℃の場合に比べて堆積速度は１／
３である。
くなるので、実用上できるだけ堆積速度を大きく確保す
るために、５５０℃以上とすることが望ましい。例えば
化学気相成長のシリコン原料ガスとしてジシラン（ｓ
１２Ｈｓ）を用いて堆積を行った場合、堆積温度４５０
℃では堆積温度５６０℃の場合に比べて堆積速度は１／
３である。
（２）堆積温度を低温にし過ぎるた場合、例えば堆積温
度を４５０℃とした場合には、アニール後の結晶粒のな
かには１μｍ以上に成長するものも現れることがあり、
それによって膜表面内での結晶粒の大きさのばらつきが
大きくなる。結晶粒の大きさをできるだけ均一にするた
めにも、堆積温度を５５０℃以上とすることが望ましい
。
度を４５０℃とした場合には、アニール後の結晶粒のな
かには１μｍ以上に成長するものも現れることがあり、
それによって膜表面内での結晶粒の大きさのばらつきが
大きくなる。結晶粒の大きさをできるだけ均一にするた
めにも、堆積温度を５５０℃以上とすることが望ましい
。
第３図および第４図を参照して、堆積温度とアニール後
の結晶粒の大きさの均一性との関係の一例を説明する。
の結晶粒の大きさの均一性との関係の一例を説明する。
第３図（ａ）〜（Ｃ）は、基板温度５６０℃で堆積した
シリコン膜を、それぞれ（ａ）堆積したままの状態、（
ｂ）５００℃×３０分でアニールした状態、および（Ｃ
）６５０℃×３０分でアニールした状態の表面を走査電
子顕微鏡で観察した写真である。なお、各状態ともに結
晶粒の大きさを見易くするためにライトエツチング液で
表面をわずかにエツチングしである。同図から、上記望
ましい５５０℃以上で堆積を行うと、本発明の規定温度
範囲でアニールすることにより急激な結晶化が生じ、約
５００ｎｍの均一な粒径が得られている。
シリコン膜を、それぞれ（ａ）堆積したままの状態、（
ｂ）５００℃×３０分でアニールした状態、および（Ｃ
）６５０℃×３０分でアニールした状態の表面を走査電
子顕微鏡で観察した写真である。なお、各状態ともに結
晶粒の大きさを見易くするためにライトエツチング液で
表面をわずかにエツチングしである。同図から、上記望
ましい５５０℃以上で堆積を行うと、本発明の規定温度
範囲でアニールすることにより急激な結晶化が生じ、約
５００ｎｍの均一な粒径が得られている。
これに対し、第４図（ａ）〜（Ｃ）は、基板温度４５０
℃で堆積させたシリコン膜を、それぞれ第３図（ａ）〜
（Ｃ）と同様に観察した写真である。この堆積温度の場
合、本発明の規定温度範囲でアニールすることにより結
晶化しているが、結晶粒の大きさは１μｍ以上のものが
ある一方、その間を微細な結晶粒が埋めており結晶粒の
大きさのばらつきがかなりあることが分かる。
℃で堆積させたシリコン膜を、それぞれ第３図（ａ）〜
（Ｃ）と同様に観察した写真である。この堆積温度の場
合、本発明の規定温度範囲でアニールすることにより結
晶化しているが、結晶粒の大きさは１μｍ以上のものが
ある一方、その間を微細な結晶粒が埋めており結晶粒の
大きさのばらつきがかなりあることが分かる。
本発明の望ましい範囲である５５０℃〜５７０℃で堆積
を行うことにより多結晶シリコン膜の結晶粒度を均一化
することは、同一ウェハ上に形成した素子間の特性を均
一化するために非常に有効である。
を行うことにより多結晶シリコン膜の結晶粒度を均一化
することは、同一ウェハ上に形成した素子間の特性を均
一化するために非常に有効である。
また、本発明のアニールは６００℃以上で行う必要があ
るが、あまり高温にしても結晶成長にはあまり顕著な効
果はなく、不純物の拡散を助長するだけなので、６５０
℃以下で行うことが望ましい。
るが、あまり高温にしても結晶成長にはあまり顕著な効
果はなく、不純物の拡散を助長するだけなので、６５０
℃以下で行うことが望ましい。
以下、実施例により本発明を更に詳細に説明する。
〔実施例１〕
本発明に従って、第５図に示した構成のゲート材料に伝
導性シリコンを用いたＰチャネル・シリコン・ゲー）Ｍ
ＯＳを作製した。図中、１はＮ型Ｓ１基板、２はＰ型拡
散層、３はゲート酸化膜、４は伝導性シリコンのゲート
層、５は３ｉ０ａ酸化膜、６．７はそれぞれソースおよ
びドレインＡｌ電極、８はゲート電極である。伝導性シ
リコンゲート層４を本発明にしたがった低温堆積による
多結晶シリコンで形成した。これにより、従来６２０℃
以上の高温で堆積された場合に比べて、半導体素子中の
電子等の移動度が向上し、素子の動作速度が向上する。
導性シリコンを用いたＰチャネル・シリコン・ゲー）Ｍ
ＯＳを作製した。図中、１はＮ型Ｓ１基板、２はＰ型拡
散層、３はゲート酸化膜、４は伝導性シリコンのゲート
層、５は３ｉ０ａ酸化膜、６．７はそれぞれソースおよ
びドレインＡｌ電極、８はゲート電極である。伝導性シ
リコンゲート層４を本発明にしたがった低温堆積による
多結晶シリコンで形成した。これにより、従来６２０℃
以上の高温で堆積された場合に比べて、半導体素子中の
電子等の移動度が向上し、素子の動作速度が向上する。
同図の素子全体の作製工程は従来の方法であり、その内
、伝導性シリコンゲート層４の形成を本発明の方法によ
り行った。
、伝導性シリコンゲート層４の形成を本発明の方法によ
り行った。
すなわち、ゲート酸化膜３（厚さ１５０ｎｍ）上に、化
学気相成長法によりシリコン原料ガスとしてシラン（Ｓ
ｉ Ｈ，）を５０３ＣＣＭの流量で流し、堆積温度５
６０℃でシリコンを２５０ｎｍ堆積した。堆積後に、ア
ニール炉内で６５０℃×３０分のアニールを行った。
学気相成長法によりシリコン原料ガスとしてシラン（Ｓ
ｉ Ｈ，）を５０３ＣＣＭの流量で流し、堆積温度５
６０℃でシリコンを２５０ｎｍ堆積した。堆積後に、ア
ニール炉内で６５０℃×３０分のアニールを行った。
得られた多結晶シリコン膜を走査電子顕微鏡で観察し、
表面が極めて平坦で、結晶粒の大きさが約５００ｎｍの
均一な多結晶シリコン膜が形成されたことを確認した。
表面が極めて平坦で、結晶粒の大きさが約５００ｎｍの
均一な多結晶シリコン膜が形成されたことを確認した。
〔実施例２〕
実施例１と同様の手順で、第５図の素子を作製した。但
し、伝導性シリコンゲート層４の形成を次のように行っ
た。すなわち、ゲート酸化膜３（厚さ２０ｎｍ）上に、
化学気相成長法によりシリコン原料ガスとしてシラン（
Ｓ ｉ Ｈ，）を５０３ＣＣＭの流量で流し、堆積温度
４５０℃でシリコンを２５ｎｍ堆積した。堆積後に、ア
ニール炉内で６５０℃Ｘ３０分のアニールを行った。
し、伝導性シリコンゲート層４の形成を次のように行っ
た。すなわち、ゲート酸化膜３（厚さ２０ｎｍ）上に、
化学気相成長法によりシリコン原料ガスとしてシラン（
Ｓ ｉ Ｈ，）を５０３ＣＣＭの流量で流し、堆積温度
４５０℃でシリコンを２５ｎｍ堆積した。堆積後に、ア
ニール炉内で６５０℃Ｘ３０分のアニールを行った。
得られた多結晶シリコン膜を走査電子顕微鏡で観察し、
表面が極めて平坦で、結晶粒の大きさが約５００ｎｍの
均一な多結晶シリコン膜が形成されたことを確認した。
表面が極めて平坦で、結晶粒の大きさが約５００ｎｍの
均一な多結晶シリコン膜が形成されたことを確認した。
実施例２と同様な手順で、第５図の素子を作製した。但
し堆積温度は従来のように６２５℃とした。その結果得
られた多結晶シリコン膜は表面に微細な凹凸が多数観察
された。
し堆積温度は従来のように６２５℃とした。その結果得
られた多結晶シリコン膜は表面に微細な凹凸が多数観察
された。
実施例１および２、および比較例で作製した素子につい
て移動度を測定したところ、従来のように堆積温度６２
５℃の場合は１００ｍ２／Ｖｓであるのに対し、実施例
１および２は同等以上の移動度が得られ、特に堆積温度
の低い実施例２の場合は移動度１０〜３０ｃｍ”／Ｖｓ
の値が得られた。
て移動度を測定したところ、従来のように堆積温度６２
５℃の場合は１００ｍ２／Ｖｓであるのに対し、実施例
１および２は同等以上の移動度が得られ、特に堆積温度
の低い実施例２の場合は移動度１０〜３０ｃｍ”／Ｖｓ
の値が得られた。
この値はＴＦＴ用として極めて有利である。
〔実施例３〕
本発明に従い、ガラス基板を用いて、第６図に示すＮチ
ャンネルＭＯ３ＦＥＴを作製した。ガラス基板は従来の
石英基板に代わり、大面積で低コストなため大型デイス
プレィに採用されようとしている。但し、ガラス基板の
融点の観点から、製造工程に用いる温度を６５０℃以下
にすることが必要とされる。
ャンネルＭＯ３ＦＥＴを作製した。ガラス基板は従来の
石英基板に代わり、大面積で低コストなため大型デイス
プレィに採用されようとしている。但し、ガラス基板の
融点の観点から、製造工程に用いる温度を６５０℃以下
にすることが必要とされる。
先ず、ガラス基板１１上にＳ ｉ０２酸化膜１２（厚さ
５００ｎｍ）を形成した上に、シラン（５０３ＣＣＭ）
を用いた化学気相成長法により活性層となるＳｉ層１３
を堆積温度５６０℃で２００ｎｍ堆積させた。
５００ｎｍ）を形成した上に、シラン（５０３ＣＣＭ）
を用いた化学気相成長法により活性層となるＳｉ層１３
を堆積温度５６０℃で２００ｎｍ堆積させた。
その上に、常圧化学気相成長法によりゲート酸化膜１４
を１５０ｎｍと、上記Ｓ１層１３と同一条件で５１膜１
５を堆積させた。これら２層（１４，１５）をエツチン
グによりパターニングした後、Ｓｉ層１３中の斑点を記
した領域に燐（Ｐ）をイオン注入した。
を１５０ｎｍと、上記Ｓ１層１３と同一条件で５１膜１
５を堆積させた。これら２層（１４，１５）をエツチン
グによりパターニングした後、Ｓｉ層１３中の斑点を記
した領域に燐（Ｐ）をイオン注入した。
次に、通常の方法により、ＰＳＧ層１６、Ａｆのソース
電極１７およびドレイン電極１８を形成した。
電極１７およびドレイン電極１８を形成した。
上記工程において、Ｓｉ膜１４および１５を製膜直後に
（またはＡ１電極１７．１８の形成前に）６５０℃Ｘ３
０分のアニールを施し結晶化させた。
（またはＡ１電極１７．１８の形成前に）６５０℃Ｘ３
０分のアニールを施し結晶化させた。
これにより得られたＳ ｉ Ｔ Ｆ Ｔ （Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は移動度が４０ｃｍ
２／Ｖｓであり、良好な多結晶シリコン膜が形成された
ことが確認された。
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は移動度が４０ｃｍ
２／Ｖｓであり、良好な多結晶シリコン膜が形成された
ことが確認された。
上記実施例の発展として、例えばＥＰＲＯＭのゲートシ
リコンとサンドイッチ構造のゲート材料を形成する際に
、従来の高温堆積（堆積温度６２０℃程度あるいはそれ
以上）した多結晶シリコン膜の代わりに本発明の低温堆
積（堆積温度５７０℃以下）した多結晶シリコン膜を適
用することができる。
リコンとサンドイッチ構造のゲート材料を形成する際に
、従来の高温堆積（堆積温度６２０℃程度あるいはそれ
以上）した多結晶シリコン膜の代わりに本発明の低温堆
積（堆積温度５７０℃以下）した多結晶シリコン膜を適
用することができる。
以上説明したように、本発明によれば、結晶化開始温度
より低温で堆積を行い、得られたアモルファスシリコン
堆積層を結晶化温度より高温でアニールすることにより
、薄膜・低温プロセスに対応しながら、結晶粒が大きく
、表面が極めて平坦な多結晶シリコン膜を形成すること
ができる。
より低温で堆積を行い、得られたアモルファスシリコン
堆積層を結晶化温度より高温でアニールすることにより
、薄膜・低温プロセスに対応しながら、結晶粒が大きく
、表面が極めて平坦な多結晶シリコン膜を形成すること
ができる。
本発明の低温堆積多結晶シリコン膜を従来の多結晶シリ
コン膜を用いていた素子構成部分に適用することにより
、動作速度の速い半導体装置を製造することができる。
コン膜を用いていた素子構成部分に適用することにより
、動作速度の速い半導体装置を製造することができる。
第１図、第３図および第４図は、化学気相成長法を用い
て形成したシリコン膜表面の金属組織を示す電子顕微鏡
写真、 第２図は、Ｘ線回折チャートの例を示すグラフ、第５図
は、Ｐチャネル・シリコン・ゲートＭＯ８の構造を示す
断面図、および 第６図は、ＮチャンネルＭＯ５ＦＥＴの構造を示す断面
図である。 １・・・Ｎ型Ｓｉ基板、 ２・・・Ｐ型拡散層、３・・
・ゲート酸化膜、 ４・・・伝導性シリコンのゲート層、 ５・・・５１０２酸化膜、 ６．７・・・それぞれソースおよびドレインＡＩ電極、 訃・・ゲート電極、 １１・・・ガラス基板、１２
・・・５１０２酸化膜、 １３．１５・・・Ｓ１膜、１４・・・ゲート酸化膜、１
６・・・ＰＳＧ層、 １７．１８・・・それぞれソースおよびドレインＡｆ電
極。 第１国 （ｃ＞６２０℃ □ −一一 ４、○ｌｊｒＴｌ 第 国 てｂ）５００℃×３０分７．．− ル １’４０見Ｊ＋□９′ （Ｃ） ６５０ ’ＣＸ ３（３分、〆一′−ルトＱｐ
ｍ 第 図 （コ）’５００℃Ｘ３０脅う二 １Ｃρｍ １寵ｊｍ
て形成したシリコン膜表面の金属組織を示す電子顕微鏡
写真、 第２図は、Ｘ線回折チャートの例を示すグラフ、第５図
は、Ｐチャネル・シリコン・ゲートＭＯ８の構造を示す
断面図、および 第６図は、ＮチャンネルＭＯ５ＦＥＴの構造を示す断面
図である。 １・・・Ｎ型Ｓｉ基板、 ２・・・Ｐ型拡散層、３・・
・ゲート酸化膜、 ４・・・伝導性シリコンのゲート層、 ５・・・５１０２酸化膜、 ６．７・・・それぞれソースおよびドレインＡＩ電極、 訃・・ゲート電極、 １１・・・ガラス基板、１２
・・・５１０２酸化膜、 １３．１５・・・Ｓ１膜、１４・・・ゲート酸化膜、１
６・・・ＰＳＧ層、 １７．１８・・・それぞれソースおよびドレインＡｆ電
極。 第１国 （ｃ＞６２０℃ □ −一一 ４、○ｌｊｒＴｌ 第 国 てｂ）５００℃×３０分７．．− ル １’４０見Ｊ＋□９′ （Ｃ） ６５０ ’ＣＸ ３（３分、〆一′−ルトＱｐ
ｍ 第 図 （コ）’５００℃Ｘ３０脅う二 １Ｃρｍ １寵ｊｍ
Claims (1)
- 【特許請求の範囲】 １、５７０℃以下に保持した基板上に化学気相成長法に
よりアモルファス状態のシリコン層を堆積させた後、得
られた堆積層を６００℃以上の温度でアニールして結晶
化させることを特徴とする多結晶シリコン半導体膜の形
成方法。 ２、基板を５５０℃以上に保持して前記堆積を行うこと
を特徴とする請求項１記載の多結晶シリコン半導体膜の
形成方法。 ３、６５０℃以下の温度で前記アニールを行うことを特
徴とする請求項１または２に記載の多結晶シリコン半導
体膜の形成方法。 ４、前記基板としてガラス基板を用いることを特徴とす
る請求項１記載の多結晶シリコン半導体膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20685090A JPH0496219A (ja) | 1990-08-06 | 1990-08-06 | 多結晶シリコン半導体膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20685090A JPH0496219A (ja) | 1990-08-06 | 1990-08-06 | 多結晶シリコン半導体膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496219A true JPH0496219A (ja) | 1992-03-27 |
Family
ID=16530087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20685090A Pending JPH0496219A (ja) | 1990-08-06 | 1990-08-06 | 多結晶シリコン半導体膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496219A (ja) |
-
1990
- 1990-08-06 JP JP20685090A patent/JPH0496219A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| KR20020027775A (ko) | 인이 도핑된 비정질 막의 금속 유도 결정화 방법 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JP2811765B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| KR100634541B1 (ko) | 다결정 실리콘 제조방법 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH0320084A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
| JPH0637032A (ja) | 半導体装置の製造方法 | |
| JPH04152639A (ja) | 半導体装置の製造方法 |