JPH0410537A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば半導体のポリイミドパッシベーショ
ン膜に係わり、特に、ポリイミド膜の加工工程に関する
。

（従来の技術） 従来、ポリイミドのパッシベーション膜に、例えばポン
ディングパッドに対応した開口部を形成する場合、ポリ
イミド上に設けたポジレジストを開口部に対応したマス
クパターンに従って現像すると同時に、ポリイミドを現
像してエツチングしている。このようにポジレジストと
ポリイミドの現像を同時に行う場合、一般には、ポリイ
ミドよりポジレジストのほうが膜厚が薄く塗布されてい
る。例えば２．０μｍのポリイミドに対して、ポジレジ
ストは１．２μｍ〜１．５μｍの膜厚で塗布されている
。

（発明が解決しようとする課題） 通常、１．５μｍのレジストの露光部における現像レー
トは、第４図に示すごとく、１５秒であり、この時間で
エツチングが完了する。このため、レジストの現像時間
としては、マージンを含めて３０秒に設定している。

一方、ポリイミドのエツチングレートは、膜厚２．０μ
ｍの場合６０秒である。このポリイミドの現像時間は、
レジストに対しては過剰な現像となっている。このよう
にレジストに対して過剰な現像を行った場合、次のよう
な問題が生じる。

■　第５図および第６図に示すごとく、ポリイミド２１
上にレジスト２２をバターニングして塗布した後、エツ
チングすると、パターン周辺のレジストに欠落部２３が
生じ、欠落したレジスト２４は、レジスト剥離時に開口
部２５の内部に残存し、ワイヤボンディング時に不良の
原因となり、アセンブリの歩留まりが低下する。

■　ポリイミドのパターンの寸法がレジストの過剰現像
と欠落部の発生により、第５図、第６図に示すごとく、
異常に大きくなる。例えば相互間隔１ｌｌ−１００μｍ
のマスクに対して１．エツチング後のポリイミドのパタ
ーンの寸法は、Ω２−１２０μｍとなる。

■　第６図に破線で示すごとく、未露光のレジスト膜２
６が異常に減少して、ポリイミドにピンホールが生じ、
パッシベーション効果の不良の原因となる。

近時、バッファ膜としてのポリイミドパッシベーション
膜の膜厚は増加の方向にある。このため、レジストに対
する現像は一層過剰となる傾向にあり、上記■■■の問
題がより深刻となっている。

この発明は、上記従来の半導体装置の製造方法が有する
課題を解決するものであり、その目的とするところは、
ポジレジストとポリイミドの同時現像時に、レジストの
欠落やポリイミドに対する過剰なサイドエツチング、お
よびピンホールの発生を防止することが可能な半導体装
置の製造方法を提供しようとするものである。

［発明の構成］ （課題を解決するための手段） この発明は、上記課題を解決するため、ポリイミド膜を
このポリイミド膜上に設けられたレジスト膜と同時に現
像し、所定のパターンを形成する半導体装置の製造方法
において、前記ポリイミド膜の上にポリイミド膜の膜厚
以上の膜厚でレジスト膜を設け、これらレジスト膜とポ
リイミド膜とを同時に現像している。

また、前記レジストは、ノボラック系ポジ型レジストで
ある。

さらに、前記ポリイミド膜に所定のパターンを形、成す
る工程は、アルカリ系溶液を用いたポリイミド膜とレジ
スト膜の連続エツチングである。

（作　用） すなわち、この発明は、レジスト膜とポリイミド膜を同
時に現像して所要のパターンを形成するに際して、レジ
スト膜の膜厚をポリイミドの膜厚以上とすることにより
、レジスト膜の過剰な現像によるレジスト膜の欠落およ
びその残奇に起因したボンディング時の歩留まりの低下
や、ポリイミド膜のサイドエツチング、およびレジスト
膜の膜厚の減少によるポリイミド膜のピンホールの発生
等を防止している。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図、第２図に示すごとく、例えばプラズマ５ｉＯ１
１上に、ポリイミド膜１２として、例えば５Ｐ７１０　
（登録商標）を２．３μｍの膜厚に塗布する。このポリ
イミド膜の塗布は、周知の回転塗布機が使用され、塗布
の条件は、回転速度＝４００Ｏｒｐｍ、時間：６０秒で
ある。これを１３０℃で５分間ベークした後、ポリイミ
ド膜１２上にノボラック系のポジ型レジスト１３として
、例えば０ＦＰＲ−８０，０（登録商標）を、２．３μ
ｍの膜厚に塗布する。この場合の塗布の条件も、回転速
度：４０００ｒｐｍ、時間：６゜秒である。この後、１
１０℃で６０秒間のベークを行う。

次に、所定のパターンを有する図示せぬマスクを使用し
て露光した後、アルカリ系現像液、例えばコリン系現像
液により、ポジ型レジスト１３の現像とポリイミド膜１
４のエツチングを連続して行い、第１図、第２図に示す
ようなパターンを形成した。

最後に、有機溶剤によってポジ型レジストを選択的に除
去した後、ポリイミド膜１２を、例えば２５０℃で３０
分、３５０℃で４０分の手順てキュアーし、開口部１４
を有するポリイミドバッンベーション膜を完成した。

第３図は、レジスト膜１３の膜厚とポリイミド膜１２の
膜厚に対応して、良好な加工形状が得られた場合（Ｏ印
）、レジストの欠落が生じ加工形状の不良が発生した場
合（Ｘ印）、およびレジストの欠落およびレジスト膜の
減少か発生した場合（口印）を示すものである。

同図から明らかなように、レジスト膜の膜厚をポリイミ
ド膜の膜厚に対して同等かそれ以上とすることにより、
レジストの欠落に伴う加工形状の不良、およびレジスト
膜の減少を抑えることかでき、良好な加工形状を得るこ
とができる。

したかって、レジスト膜１３の膜厚をポリイミド膜１２
の膜厚と同等かそれ以上とすることにより、レジストの
過剰現像に起因した異常なサイドエツチングを防止でき
、所定寸法の開口部を形成することができる。この実施
例の場合、マスク上でＮ　１−１００μｍの場合、エツ
チング後でも、Ω２−１０５μｍであり、高精度の加工
を行うことができた。

また、パターン周辺のレジストの欠落かないためレジス
トの残香がなく、この残否に起因するボンディング不良
を減少することかでき、アセンブリの歩留まりを向上す
ることかできる。この実施例の場合、従来に比べて約１
．５％歩留まりを向上することかできた。

さらに、未露光部のレジスト膜の減少を抑えることかで
きるため、ポリイミド膜にピンホールが生じることを防
止でき、パッシベーション効果を向上することができる
。

尚、上記上記実施例においては、ポリイミドとしては、
５Ｐ７１０　（登録商標）を使用したが、ポリイミド系
樹脂であれば、他のものを使用することも可能である。

らす、ＴＳＭＲ−８９００や０ＦＰＲ−８６００（登録
商標）等のノボラック系のポジ型レジストを使用するこ
とも可能である。

さらに、アルカリ系現像液としては、コリン系現像液を
使用したか、ノボラック系のポジ型レジストおよびポリ
イミド膜を現像およびエツチングできるものであれば、
他のアルカリ系現像液を使用することも可能である。

その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。

［発明の効果コ 以上詳述したようにこの発明によれば、レジスト膜とポ
リイミド膜を同時に現像して所要のパターンを形成する
に際して、レジスト膜の膜厚をポリイミドの膜厚以上と
することにより、レジスト膜の過剰な現像によるレジス
ト膜の欠落、およびその残香に起因したボンディング時
の歩留まりの低下や、ポリイミド膜のサイドエツチング
、およびレジスト膜の膜厚の減少によるポリイミド膜の
ピンホールの発生等を防止することが可能な半導体装置
の製造方法を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す要部の平面図、第２
図は第１図の■−■線に沿った断面図、第３図はポリイ
ミド膜厚とレジスト膜厚に対するパターンの加工性を説
明するために示す図、第４図はレジスト露光部の現像レ
ートを説明するために示す図、第５図は従来のレジスト
膜とポリイミド膜の同時現像を説明するために示す図、
第６図は第５図の■−■線に沿った断面図である。 １２・・・ポリイミド膜、１３・・レジスト膜。 出願人代理人　弁理士　鈴江武彦

Claims (3)

【特許請求の範囲】
1. （１）ポリイミド膜をこのポリイミド膜上に設けられた
   レジスト膜と同時に現像し、所定のパターンを形成する
   半導体装置の製造方法において、前記ポリイミド膜の上
   にポリイミド膜の膜厚以上の膜厚でレジスト膜を設け、
   これらレジスト膜とポリイミド膜とを同時に現像するこ
   とを特徴とする半導体装置の製造方法。
2. （２）前記レジストは、ノボラック系ポジ型レジストで
   あることを特徴とする請求項１記載の半導体装置の製造
   方法。
3. （３）前記ポリイミド膜に所定のパターンを形成する工
   程は、アルカリ系溶液を用いたポリイミド膜とレジスト
   膜の連続エッチングであることを特徴とする請求項１記
   載の半導体装置の製造方法。