JPH0410543A - 半導体装置の突起電極の形成方法 - Google Patents
半導体装置の突起電極の形成方法Info
- Publication number
- JPH0410543A JPH0410543A JP11019090A JP11019090A JPH0410543A JP H0410543 A JPH0410543 A JP H0410543A JP 11019090 A JP11019090 A JP 11019090A JP 11019090 A JP11019090 A JP 11019090A JP H0410543 A JPH0410543 A JP H0410543A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- resist film
- resist
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＴＡＢ （Ｔａｐｅ Ａｕｔｏｓ＋ａｔｅｄ
Ｂｏｎｄｉｇ）技術におけるバンプ電極の形状と、イ
ンナリード接続部の技術に関するものである。
Ｂｏｎｄｉｇ）技術におけるバンプ電極の形状と、イ
ンナリード接続部の技術に関するものである。
（従来の技術）
従来、このような分野の技術としては、例えば特公昭６
１−５３８５３号に記載されるものがあった。
１−５３８５３号に記載されるものがあった。
第２図はかかる従来の半導体装置のリード線と電極の接
続部近傍の断面図である。
続部近傍の断面図である。
この図に示すように、テープ状の樹脂フィルムに設けら
れた開孔に張り出されたリード線３には、接続すべき半
導体素子ｌの電極２の１引辺部近傍において凹部７が形
成されている。該凹部７はフォトレジストをマスクとす
る通常の選択エツチング法によって容易に形成される。
れた開孔に張り出されたリード線３には、接続すべき半
導体素子ｌの電極２の１引辺部近傍において凹部７が形
成されている。該凹部７はフォトレジストをマスクとす
る通常の選択エツチング法によって容易に形成される。
上記リード線３は更に錫メツキが施されるが、次工程以
降の熱処理による半田濡れ性への悪影響を防ぐために、
錫メツキ層３′を設ける。このリード線３は、例えば金
で作られた半導体素子電極２との間で金−錫の共晶合金
を形成して接続される。この時に接続時の熱によって溶
融或いは軟化した金属５が流れ出すが、表面張力により
リード線３の凹部７に９引され、半導体素子１とリード
線３との間を短絡される金属粒塊は生じなくなる。
降の熱処理による半田濡れ性への悪影響を防ぐために、
錫メツキ層３′を設ける。このリード線３は、例えば金
で作られた半導体素子電極２との間で金−錫の共晶合金
を形成して接続される。この時に接続時の熱によって溶
融或いは軟化した金属５が流れ出すが、表面張力により
リード線３の凹部７に９引され、半導体素子１とリード
線３との間を短絡される金属粒塊は生じなくなる。
第３図は従来のリード線の接続部近傍の凹部の他の配置
例を示したリード線と半導体素子の電極との接続部近傍
の断面図である。
例を示したリード線と半導体素子の電極との接続部近傍
の断面図である。
この図に示すように、半導体素子１１の電極１２の側辺
部近傍に凹部Ｉ７が形成され、該凹部１７がＩＪ−ド線
１３と素子電極１２との接続時の熱により、溶融或いは
軟化して流れ出す金属１５を表面張力により吸引する。
部近傍に凹部Ｉ７が形成され、該凹部１７がＩＪ−ド線
１３と素子電極１２との接続時の熱により、溶融或いは
軟化して流れ出す金属１５を表面張力により吸引する。
（発明が解決しようとする課題）
しかしながら、上記構成の半導体装置の電極とリード線
との接続方法では、インナリード先端部のエンチング加
工を行うことは、僅かに数十μｍの厚さの材料であるの
で、先端部機械的強度の劣化、及びインナリード接続部
の対面及び上下面の位置出しにおいて、精度を要し、イ
ンナリード先端の凹部とハンプの位置合わせが難しいと
いう問題点があった。また、取扱時にインナリード先端
の変形等発生も増加し問題である。
との接続方法では、インナリード先端部のエンチング加
工を行うことは、僅かに数十μｍの厚さの材料であるの
で、先端部機械的強度の劣化、及びインナリード接続部
の対面及び上下面の位置出しにおいて、精度を要し、イ
ンナリード先端の凹部とハンプの位置合わせが難しいと
いう問題点があった。また、取扱時にインナリード先端
の変形等発生も増加し問題である。
また、接続時の問題として、バンプの頂上部は略平面化
されているので、ボンディングツールによってインナリ
ードを加熱すると、インナリード表面処理金属と、バン
プが溶接されるにあたり、溶融金属がバンプの外側（半
導体素子の外側に）コブとしてはみ出すという問題点が
あった。
されているので、ボンディングツールによってインナリ
ードを加熱すると、インナリード表面処理金属と、バン
プが溶接されるにあたり、溶融金属がバンプの外側（半
導体素子の外側に）コブとしてはみ出すという問題点が
あった。
本発明は、以上述べた、接続時に流れ出しだ金錫共晶合
金等のインナリード支持部方向への流出を防止する凹部
を、インナリードの接続部側に形成することによって、
インナリードの機械的強度が劣化してしまうという問題
点を除去し、インナリードとハンプとの間に流出金属の
溜り部を形成するようにしたので、インナリード側又は
半導体素子コーナ部への金属の流出を防止することがで
きる。
金等のインナリード支持部方向への流出を防止する凹部
を、インナリードの接続部側に形成することによって、
インナリードの機械的強度が劣化してしまうという問題
点を除去し、インナリードとハンプとの間に流出金属の
溜り部を形成するようにしたので、インナリード側又は
半導体素子コーナ部への金属の流出を防止することがで
きる。
（課題を解決するための手段）
本発明は、上記目的を達成するために、半導体素子の主
表面に形成された複数の電極部分に突起電極を形成する
半導体装置の突起電極の形成方法において、開口部を有
した前記電極の一部を開口したレジスト膜の厚さが前記
電極の内側レジスト膜厚と外側レジスト膜厚において、
外側レジスト膜が内側レジスト膜よりも厚くなるように
形成し、それらのレジスト膜間にバンブ頂部が半導体素
子の内側に偏心して形成される突起電極を形成するよう
にしたものである。
表面に形成された複数の電極部分に突起電極を形成する
半導体装置の突起電極の形成方法において、開口部を有
した前記電極の一部を開口したレジスト膜の厚さが前記
電極の内側レジスト膜厚と外側レジスト膜厚において、
外側レジスト膜が内側レジスト膜よりも厚くなるように
形成し、それらのレジスト膜間にバンブ頂部が半導体素
子の内側に偏心して形成される突起電極を形成するよう
にしたものである。
（作用）
本発明によれば、バンプの高さの頂部は、従来は電極の
略中央部にあったが、本発明によれば、上記したように
、バンプの頂部を電極の半導体素子中央側に偏心した位
置に形成するように、開口部を有した前記電極の一部を
開口したレジスト膜の厚さが前記電極の内側レジスト膜
厚と外側レジストＷｊ！厚において外側レジスト膜が内
側レジスト膜よりも厚くなるように形成し、偏心された
位置にバンプを形成するようにしたので、インナリード
とバンプとの間に流出金属の溜り部が形成される。
略中央部にあったが、本発明によれば、上記したように
、バンプの頂部を電極の半導体素子中央側に偏心した位
置に形成するように、開口部を有した前記電極の一部を
開口したレジスト膜の厚さが前記電極の内側レジスト膜
厚と外側レジストＷｊ！厚において外側レジスト膜が内
側レジスト膜よりも厚くなるように形成し、偏心された
位置にバンプを形成するようにしたので、インナリード
とバンプとの間に流出金属の溜り部が形成される。
従って、インナリード側又は半導体素子のコーナ部への
金属の流出を防止することができる。
金属の流出を防止することができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す半導体装置の突起電極の
形成工程断面図である。
形成工程断面図である。
まず、第１図（ａ）に示すように、シリコンからなる半
導体基板２１上にはンリコン酸化膜（ＳｉＯ□）リンガ
ラス膜ＰＳＧ（Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇ
ｌａｓｓ） 、 シリコン窒化膜（Ｓ＋３Ｎ４）等か
らなる絶縁膜２２と、アルミニュウム、又はアルミニュ
ウム合金からなる電極２３が蒸着等の方法で形成され、
エンチング等の方法によって局部的に半導体基板２１の
主表面に形成されている。前記電極２３上には接続金属
膜２４とバリア金属膜２５がそれぞれ形成され、接続金
属膜２４はＰｔ、 Ｔｉ、 Ｃｒ等の金属からなり、バ
リア金属膜２５はＣｕ、 Ｎｉ等からなる金属膜である
。これらの材料は限定されるものではない。また、それ
ぞれの各種用途、条件によって選定することができる。
導体基板２１上にはンリコン酸化膜（ＳｉＯ□）リンガ
ラス膜ＰＳＧ（Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇ
ｌａｓｓ） 、 シリコン窒化膜（Ｓ＋３Ｎ４）等か
らなる絶縁膜２２と、アルミニュウム、又はアルミニュ
ウム合金からなる電極２３が蒸着等の方法で形成され、
エンチング等の方法によって局部的に半導体基板２１の
主表面に形成されている。前記電極２３上には接続金属
膜２４とバリア金属膜２５がそれぞれ形成され、接続金
属膜２４はＰｔ、 Ｔｉ、 Ｃｒ等の金属からなり、バ
リア金属膜２５はＣｕ、 Ｎｉ等からなる金属膜である
。これらの材料は限定されるものではない。また、それ
ぞれの各種用途、条件によって選定することができる。
以上各種の部材からなる電極上に第１のレジスト膜２６
を形成し、電極部２８に通電し、バンプ３０をメツキ成
長、形成させるが、本説明において電極部２８には電極
２３と同一部材等からなる導電膜を電極２３表面及び半
導体基板２１の主表面全面に形成し、バンプメツキ用の
電流を通電する前記導電膜は図示を省略した。
を形成し、電極部２８に通電し、バンプ３０をメツキ成
長、形成させるが、本説明において電極部２８には電極
２３と同一部材等からなる導電膜を電極２３表面及び半
導体基板２１の主表面全面に形成し、バンプメツキ用の
電流を通電する前記導電膜は図示を省略した。
更に、半導体基板２１の主表面に回転塗布等の方法で第
１のレジスト膜２６を形成し、現像、エツチング等の方
法で、レジスト開口部２９を形成する。
１のレジスト膜２６を形成し、現像、エツチング等の方
法で、レジスト開口部２９を形成する。
その後、第２のレジスト膜２７を形成し、第１のレジス
ト膜２６と同一の方法によって現像又はエツチング等の
方法で、所定の形状の第２のレジスト膜２７を形成する
。第１のレジスト膜２６及び第２のレジスト膜２７の形
成は、同一条件でもよいし、それぞれの方法によって、
露光、現像により開口部を形成する感光性レジスト、又
はマスキングしてエツチングによって、レジスト開口部
を形成する。
ト膜２６と同一の方法によって現像又はエツチング等の
方法で、所定の形状の第２のレジスト膜２７を形成する
。第１のレジスト膜２６及び第２のレジスト膜２７の形
成は、同一条件でもよいし、それぞれの方法によって、
露光、現像により開口部を形成する感光性レジスト、又
はマスキングしてエツチングによって、レジスト開口部
を形成する。
また、レジスト開口部２９の形成は、第１のレジスト膜
２６を形成した時に形成してもよいし、第２のレジスト
膜２７を形成し、その後、２層のレジスト膜を同時に開
口処理するようにしてもよい。主として、−船釣に半導
体基板２１の各単位素子の外周辺に配置形成された電極
２３の外側、いわゆる外周部辺側に第２のレジスト＃２
７を形成し、半導体基板２１の主表面に形成された、各
単位素子の電極の内側に第１のレジスト膜２６だけを形
成し、第１図に図示したレジスト膜を形成する。その後
、バンプメツキ液に投入又は接触させて導電させ、バン
プを形成し、レジストを除去し、第１図（ｂ）に示す形
状のバンプ３０を得る。このバンプ３０の形状は、電極
２３の中心線３１に対してバンプ頂部３２が半導体基板
２１の各半導体素子の内側にずれる形状をなしている。
２６を形成した時に形成してもよいし、第２のレジスト
膜２７を形成し、その後、２層のレジスト膜を同時に開
口処理するようにしてもよい。主として、−船釣に半導
体基板２１の各単位素子の外周辺に配置形成された電極
２３の外側、いわゆる外周部辺側に第２のレジスト＃２
７を形成し、半導体基板２１の主表面に形成された、各
単位素子の電極の内側に第１のレジスト膜２６だけを形
成し、第１図に図示したレジスト膜を形成する。その後
、バンプメツキ液に投入又は接触させて導電させ、バン
プを形成し、レジストを除去し、第１図（ｂ）に示す形
状のバンプ３０を得る。このバンプ３０の形状は、電極
２３の中心線３１に対してバンプ頂部３２が半導体基板
２１の各半導体素子の内側にずれる形状をなしている。
ずれ量ｄは、第１図（ｃ）に示すように、ＴＡＢ実装技
術のインナリード接続に用いるインナリード４０の太さ
、及び図示しないが、バンプとインナリードを接続（接
合）させるボンディングツールの大きさ、荷重、温度、
インナリード表面処理金属及びそれらの厚さと、バンプ
３０の加熱時の溶融金属４１の量等によって、種々のず
れ量ｄを調整し、最適値とする。バンプの高さも同様で
ある。
術のインナリード接続に用いるインナリード４０の太さ
、及び図示しないが、バンプとインナリードを接続（接
合）させるボンディングツールの大きさ、荷重、温度、
インナリード表面処理金属及びそれらの厚さと、バンプ
３０の加熱時の溶融金属４１の量等によって、種々のず
れ量ｄを調整し、最適値とする。バンプの高さも同様で
ある。
第１図（ｂ）に示したバンプの形状は、レジスト膜の厚
さが各単位素子の内側が薄く、外側が厚く形成されてい
るので、バンプメッキ工程において、内側にはメツキ液
が良好に流れるので、メツキ成長が速く偏心した形状と
なる。従って、バンプメツキ時のメツキ液の流れ量、温
度等によっても種々の変形形状を得ることができる。
さが各単位素子の内側が薄く、外側が厚く形成されてい
るので、バンプメッキ工程において、内側にはメツキ液
が良好に流れるので、メツキ成長が速く偏心した形状と
なる。従って、バンプメツキ時のメツキ液の流れ量、温
度等によっても種々の変形形状を得ることができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、バンプ
の頂部が電極の中心線に対して半導体素子の内側にずれ
るように形成したので、インナリードをバンプと接合し
た時に、溶融金属が流れ出してインナリード下部にコブ
が発生することがなくなる。
の頂部が電極の中心線に対して半導体素子の内側にずれ
るように形成したので、インナリードをバンプと接合し
た時に、溶融金属が流れ出してインナリード下部にコブ
が発生することがなくなる。
また、接合部（接点部）が内側になるので、溶融金属を
バンプとインナリードで保持する面積が広くなり、流れ
出し量が多くてもそれを有効に保持することができる。
バンプとインナリードで保持する面積が広くなり、流れ
出し量が多くてもそれを有効に保持することができる。
第１図は本発明の実施例を示す半導体装置の突起電極の
形成工程断面図、第２図は従来の半導体装置のリード線
と電極の接続部近傍の断面図、第３図は従来のリード線
の接続部近傍の凹部の他の配置例を示したリード線と半
導体素子の電極との接続部近傍の断面図である。 ２１・・・半導体基板、２２・・・絶縁膜、２３・・・
電極、２４・・・接続金属膜、２５・・・バリア金属膜
、２６・・・第１のレジスト膜、２７・・・第２のレジ
スト膜、２８・・・電極部、２９・・・レジスト開口部
、３０・・・バンプ、３１・・・電極の中心線、３２・
・・バンプ頂部、４０・・・インナリード、４１・・・
溶融金属。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）木を８例の
４４１（本ｙ若！の突Ａ≧儂１企ｎ貴り友Ｊ孝呈を訂正
ルね第１図 年ｔ１５Ｄキ４１暖乙リート柩惇ヒの士か段音ｐメμ学
ｔパｍｉｉ第２図 第 図
形成工程断面図、第２図は従来の半導体装置のリード線
と電極の接続部近傍の断面図、第３図は従来のリード線
の接続部近傍の凹部の他の配置例を示したリード線と半
導体素子の電極との接続部近傍の断面図である。 ２１・・・半導体基板、２２・・・絶縁膜、２３・・・
電極、２４・・・接続金属膜、２５・・・バリア金属膜
、２６・・・第１のレジスト膜、２７・・・第２のレジ
スト膜、２８・・・電極部、２９・・・レジスト開口部
、３０・・・バンプ、３１・・・電極の中心線、３２・
・・バンプ頂部、４０・・・インナリード、４１・・・
溶融金属。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）木を８例の
４４１（本ｙ若！の突Ａ≧儂１企ｎ貴り友Ｊ孝呈を訂正
ルね第１図 年ｔ１５Ｄキ４１暖乙リート柩惇ヒの士か段音ｐメμ学
ｔパｍｉｉ第２図 第 図
Claims (1)
- 【特許請求の範囲】 半導体素子の主表面に形成された複数の電極部分に突
起電極を形成する半導体装置の突起電極の形成方法にお
いて、 開口部を有した前記電極の一部を開口したレジスト膜の
厚さが前記電極の内側レジスト膜厚と外側レジスト膜厚
において外側レジスト膜が内側レジスト膜よりも厚くな
るように形成し、それらのレジスト膜間にバンプ頂部が
半導体素子の内側に偏心して形成される突起電極を形成
する半導体装置の突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019090A JPH0410543A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019090A JPH0410543A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の突起電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410543A true JPH0410543A (ja) | 1992-01-14 |
Family
ID=14529331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11019090A Pending JPH0410543A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410543A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017746A1 (de) * | 2000-04-10 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung |
| US6555849B1 (en) | 1998-05-12 | 2003-04-29 | Infineon Technologies Ag | Deactivatable thyristor |
| JP2011129824A (ja) * | 2009-12-21 | 2011-06-30 | Fujitsu Ltd | 電子装置の製造方法及び電子部品製造装置 |
-
1990
- 1990-04-27 JP JP11019090A patent/JPH0410543A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555849B1 (en) | 1998-05-12 | 2003-04-29 | Infineon Technologies Ag | Deactivatable thyristor |
| DE10017746A1 (de) * | 2000-04-10 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung |
| US6946725B2 (en) | 2000-04-10 | 2005-09-20 | Infineon Technologies Ag | Electronic device having microscopically small contact areas and methods for producing the electronic device |
| DE10017746B4 (de) * | 2000-04-10 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen |
| JP2011129824A (ja) * | 2009-12-21 | 2011-06-30 | Fujitsu Ltd | 電子装置の製造方法及び電子部品製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008997A (en) | Gold/tin eutectic bonding for tape automated bonding process | |
| US5597470A (en) | Method for making a flexible lead for a microelectronic device | |
| JP3217624B2 (ja) | 半導体装置 | |
| JPH0145976B2 (ja) | ||
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| JP3558449B2 (ja) | 電子部品構体 | |
| JPH0410543A (ja) | 半導体装置の突起電極の形成方法 | |
| JPH05200539A (ja) | 半導体基板接合方法 | |
| JP2000180283A (ja) | 半導体圧力センサ | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JPH0342681Y2 (ja) | ||
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JPH0744024Y2 (ja) | 半導体セラミック・パッケージ用窓枠状ろう材付き封着板 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH06224199A (ja) | バンプ形成方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPH06338535A (ja) | 半田バンプ利用のテープ・オートメイテッド・ボンディング方法 | |
| JPH03191527A (ja) | 半導体素子の電極構造 | |
| JPH06268013A (ja) | 半導体装置とそれに用いられるキャリアテープの製造方法 | |
| JPS62299041A (ja) | 半導体装置の製造方法 | |
| JP3739229B2 (ja) | 半導体装置 | |
| JPH0194641A (ja) | 半導体装置 | |
| JPH04196323A (ja) | バンプ電極部の構造およびその形成方法 |