JPH0410563A - トランジスタ及びその製造方法 - Google Patents
トランジスタ及びその製造方法Info
- Publication number
- JPH0410563A JPH0410563A JP2112873A JP11287390A JPH0410563A JP H0410563 A JPH0410563 A JP H0410563A JP 2112873 A JP2112873 A JP 2112873A JP 11287390 A JP11287390 A JP 11287390A JP H0410563 A JPH0410563 A JP H0410563A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- transistor
- base
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はトランジスタ及びその製造方法に関し、詳しく
は集積回路内で縦型トランジスタと同じ工程内で製造さ
れる横型トランジスタ及びその製造方法に関するもので
ある。
は集積回路内で縦型トランジスタと同じ工程内で製造さ
れる横型トランジスタ及びその製造方法に関するもので
ある。
［従来の技術］
半導体集積回路において横型（ラテラル型）トランジス
タは縦型トランジスタと同じ工程内で製造され、その−
具体的工程例を第７図乃至第９図を参照して横型をＰＮ
Ｐ型、縦型をＮＰＮ型として次に示す、まず第７図に示
すように、一導電型、例えばＰ型半導体基板（１）上に
Ｎ−型エピタキシャル層（２）を積層して形成すると共
に、絶縁骨ｊｌｔ ＳＮ域（３）を形成する。更に、縦
型トランジスタ形成領域内にＮ゛型の埋込み領域（４）
及びコレクタ引出し用低抵抗領域（４）を連結して形成
する。次に、第８図に示すように、エピタキシャル層（
２）内の絶縁分離領域（３）の両側で相異なる３ ＳＮ
域にＰ゛型不純物を選択拡散し、横型トランジスタ（Ｑ
ｌ）のコレクタ領域（５）とエミッタ領域（６）、及び
縦型トランジスタ（Ｑ２）のベース領域（７）を形成す
る。そして、第９図に示すように、横型トランジスタ（
Ｑ、）のエピタキシャル層（２）と縦型トランジスタ（
Ｑ２）のベース領域（７）とにそれぞれＮ゛型不純物を
選択拡散し、それぞれ横型トランジスタ（Ｑ、）のベー
ス引出し領域（８）と縦型トランジスタ（Ｑ２）のエミ
ッタ領域（９）とを形成する。
タは縦型トランジスタと同じ工程内で製造され、その−
具体的工程例を第７図乃至第９図を参照して横型をＰＮ
Ｐ型、縦型をＮＰＮ型として次に示す、まず第７図に示
すように、一導電型、例えばＰ型半導体基板（１）上に
Ｎ−型エピタキシャル層（２）を積層して形成すると共
に、絶縁骨ｊｌｔ ＳＮ域（３）を形成する。更に、縦
型トランジスタ形成領域内にＮ゛型の埋込み領域（４）
及びコレクタ引出し用低抵抗領域（４）を連結して形成
する。次に、第８図に示すように、エピタキシャル層（
２）内の絶縁分離領域（３）の両側で相異なる３ ＳＮ
域にＰ゛型不純物を選択拡散し、横型トランジスタ（Ｑ
ｌ）のコレクタ領域（５）とエミッタ領域（６）、及び
縦型トランジスタ（Ｑ２）のベース領域（７）を形成す
る。そして、第９図に示すように、横型トランジスタ（
Ｑ、）のエピタキシャル層（２）と縦型トランジスタ（
Ｑ２）のベース領域（７）とにそれぞれＮ゛型不純物を
選択拡散し、それぞれ横型トランジスタ（Ｑ、）のベー
ス引出し領域（８）と縦型トランジスタ（Ｑ２）のエミ
ッタ領域（９）とを形成する。
そこで、コレクタ領域（５）とエミ・ンタ領域（６）を
有してエピタキシャル層（２）をベース領域（１０）と
するＰＮＰ型の横型トランジスタ（Ｑ、）、及びエミッ
タ領域（９）とベース領域（７）を有してエピタキシャ
ル層（２）をコレクタ領域（１１）とするＮＰＮ型の縦
型トランジスタ（Ｑ２）がそれぞれ同じ集積回路中に同
一工程で製造される。
有してエピタキシャル層（２）をベース領域（１０）と
するＰＮＰ型の横型トランジスタ（Ｑ、）、及びエミッ
タ領域（９）とベース領域（７）を有してエピタキシャ
ル層（２）をコレクタ領域（１１）とするＮＰＮ型の縦
型トランジスタ（Ｑ２）がそれぞれ同じ集積回路中に同
一工程で製造される。
［発明が解決しようとする課題］
ところで、上述したように、横型トランジスタ（Ｑｌ）
は同じ集積回路中で縦型トランジスタ（Ｑ２）と同じ工
程で製造され、エピタキシャル層（２）をそのベース領
域（１０）としている。そこで、横型トランジスタ（Ｑ
ｌ）の平断面におけるコレクタ領域（５）とエミッタ領
域（６）とベース領域（１０）及びエピタキシャル層（
２）の各キャリア濃度（Ｄｓ）（ＤＧ）（Ｄ、ｏ）（Ｄ
２）を平面的距離に対して測定すると、第１Ｏ図におい
てそれぞれ破線で示すようになる。（尚、実線は拡散時
の不純物濃度を示す、）図に示すように、ベース領域（
１０）のキャリア濃度（Ｄゎ）はエピタキシャル層（２
）と略同じで、コレクタ領域（５）及びエミッタ領域（
６）の各キャリア濃度（Ｄｓ） （Ｄｓ）よりも非常
に低い均一濃度となる。そのため、逆バイアス印加時に
は、空乏層はベース領域側へ拡がる（伸びる）。そのた
め、耐圧を十分、上げようとすると、ベース幅が大きく
なって１を流増幅率（ｈ、Ｅ）が低下し、又、遮断周波
数（ｆＴ）も低くなってスイッチング速度が下がる。更
に、ベース領域（１０）側に空乏層が大きく拡がること
により、バイアス重圧により電流増幅率（ｈｒｔ）が変
動し、アーリー電圧が小さくなるという不具合がある。
は同じ集積回路中で縦型トランジスタ（Ｑ２）と同じ工
程で製造され、エピタキシャル層（２）をそのベース領
域（１０）としている。そこで、横型トランジスタ（Ｑ
ｌ）の平断面におけるコレクタ領域（５）とエミッタ領
域（６）とベース領域（１０）及びエピタキシャル層（
２）の各キャリア濃度（Ｄｓ）（ＤＧ）（Ｄ、ｏ）（Ｄ
２）を平面的距離に対して測定すると、第１Ｏ図におい
てそれぞれ破線で示すようになる。（尚、実線は拡散時
の不純物濃度を示す、）図に示すように、ベース領域（
１０）のキャリア濃度（Ｄゎ）はエピタキシャル層（２
）と略同じで、コレクタ領域（５）及びエミッタ領域（
６）の各キャリア濃度（Ｄｓ） （Ｄｓ）よりも非常
に低い均一濃度となる。そのため、逆バイアス印加時に
は、空乏層はベース領域側へ拡がる（伸びる）。そのた
め、耐圧を十分、上げようとすると、ベース幅が大きく
なって１を流増幅率（ｈ、Ｅ）が低下し、又、遮断周波
数（ｆＴ）も低くなってスイッチング速度が下がる。更
に、ベース領域（１０）側に空乏層が大きく拡がること
により、バイアス重圧により電流増幅率（ｈｒｔ）が変
動し、アーリー電圧が小さくなるという不具合がある。
そこで、従来、電流増幅率（ｈ□）を上げるため、エミ
ッタ領域（６）側の不純物拡散をより濃（してキャリア
注入効率を上げているが、電流増幅率（ｈｙｚ）の上昇
には限界がある。又、アーリー効果は依然として大きく
、遮断周波数（ｆア）も同様に低い。
ッタ領域（６）側の不純物拡散をより濃（してキャリア
注入効率を上げているが、電流増幅率（ｈｙｚ）の上昇
には限界がある。又、アーリー効果は依然として大きく
、遮断周波数（ｆア）も同様に低い。
本発明に係るトランジスタは、一導電型半導体基板上に
形成した低濃度他導電型エピタキシャル層と、上記エピ
タキシャル層内に形成した高濃度他導電型のベース領域
と、上記ベース領域内に形成した高濃度一導電型のエミ
ッタ領域と、上記エピタキシャル層内でベース領域に隣
接して形成した一導電型のコレクタ領域とを具備したこ
とを特徴とする。
形成した低濃度他導電型エピタキシャル層と、上記エピ
タキシャル層内に形成した高濃度他導電型のベース領域
と、上記ベース領域内に形成した高濃度一導電型のエミ
ッタ領域と、上記エピタキシャル層内でベース領域に隣
接して形成した一導電型のコレクタ領域とを具備したこ
とを特徴とする。
又、その製造方法は一導電型半導体基板上に形成した低
濃度他導電型エピタキシャル層内に一導電型及び他導電
型不純物を一定の間隔を設けて拡散する工程と、拡散さ
れた上記各不純物を熱処理して互いに隣接するまで押込
んで横型トランジスタのベース及びコレクタ領域を形成
すると共に、上記領域に近接して絶縁分離領域を形成す
る工程と、上記横型トランジスタのベース、コレクタ各
領域、及びその２領域と上記絶縁分離領域を挟んで上記
エピタキシャル層内にそれぞれ高濃度一導電型不純物を
選択拡散して横型トランジスタのエミッタ、コレクタ引
出し用各領域及び縦型トランジスタのベース領域を形成
する工程と、上記縦型トランジスタのベース領域内に高
濃度他導電型不純物を選択拡散して縦型トランジスタの
エミッタ領域を形成する工程とを含むことを特徴とする
特〔作用〕 上記技術的手段によれば、集積回路中で横型トランジス
タを縦型トランジスタと同一工程内で製造し、その際、
横型トランジスタのベース領域となるエピタキシャル層
に積極的に不純物を拡散してそのキャリア濃度分布に場
所的傾斜を持たせて不均一にし、かつ、ベース幅を縮少
して電気的特性を改善する。
濃度他導電型エピタキシャル層内に一導電型及び他導電
型不純物を一定の間隔を設けて拡散する工程と、拡散さ
れた上記各不純物を熱処理して互いに隣接するまで押込
んで横型トランジスタのベース及びコレクタ領域を形成
すると共に、上記領域に近接して絶縁分離領域を形成す
る工程と、上記横型トランジスタのベース、コレクタ各
領域、及びその２領域と上記絶縁分離領域を挟んで上記
エピタキシャル層内にそれぞれ高濃度一導電型不純物を
選択拡散して横型トランジスタのエミッタ、コレクタ引
出し用各領域及び縦型トランジスタのベース領域を形成
する工程と、上記縦型トランジスタのベース領域内に高
濃度他導電型不純物を選択拡散して縦型トランジスタの
エミッタ領域を形成する工程とを含むことを特徴とする
特〔作用〕 上記技術的手段によれば、集積回路中で横型トランジス
タを縦型トランジスタと同一工程内で製造し、その際、
横型トランジスタのベース領域となるエピタキシャル層
に積極的に不純物を拡散してそのキャリア濃度分布に場
所的傾斜を持たせて不均一にし、かつ、ベース幅を縮少
して電気的特性を改善する。
本発明の実施例を第１図乃至第６図を参照して以下に説
明する。第１図は本発明に係る横型トランジスタを縦型
トランジスタと共に図示した側断面図、第２乃至第５図
及び第１図はその製造方法を示す各工程図、第６図は第
１図に示す横型トランジスタのキャリア濃度分布図であ
る。まず第１図において（Ｑ３）はＰＮＰ型の横型トラ
ンジスタ、（Ｑ４）はＮＰＮ型の縦型トランジスタ、（
１２）はエピタキシャル層、（１３） （１４）
（１５）は横型トランジスタ（Ｑ、）のベース、エミッ
タ、コレクタ各領域である。上記エピタキシャル層（１
２）は一導電型、例えばＰ型半導体基板（１６）上にエ
ピタキシャル成長によりＮ−型に積層して形成される。
明する。第１図は本発明に係る横型トランジスタを縦型
トランジスタと共に図示した側断面図、第２乃至第５図
及び第１図はその製造方法を示す各工程図、第６図は第
１図に示す横型トランジスタのキャリア濃度分布図であ
る。まず第１図において（Ｑ３）はＰＮＰ型の横型トラ
ンジスタ、（Ｑ４）はＮＰＮ型の縦型トランジスタ、（
１２）はエピタキシャル層、（１３） （１４）
（１５）は横型トランジスタ（Ｑ、）のベース、エミッ
タ、コレクタ各領域である。上記エピタキシャル層（１
２）は一導電型、例えばＰ型半導体基板（１６）上にエ
ピタキシャル成長によりＮ−型に積層して形成される。
ベース領域（１３）はエピタキシャル層（１２）にＮ型
不純物を高濃度に選択拡散して形成される。エミッタ領
域（１４）はベース領域（１３）にＰ型不純物を高濃度
に選択拡散して形成される。コレクタ領域（１５）はエ
ピタキシャル層（１２）内でベース領域（１５）に隣接
してＰ型不純物を選択拡散して形成され、更にその領域
内にＰ型不純物を高濃度に選択拡散してその引出し領域
（１７）を形成する。縦型トランジスタ（Ｑ４）はその
コレクタ領域となるエピタキシャル層（１２）内に絶縁
骨Ｗｉ領域（１８）を挟んで横型トランジスタ（Ｑ、）
に隣接して形成する。
不純物を高濃度に選択拡散して形成される。エミッタ領
域（１４）はベース領域（１３）にＰ型不純物を高濃度
に選択拡散して形成される。コレクタ領域（１５）はエ
ピタキシャル層（１２）内でベース領域（１５）に隣接
してＰ型不純物を選択拡散して形成され、更にその領域
内にＰ型不純物を高濃度に選択拡散してその引出し領域
（１７）を形成する。縦型トランジスタ（Ｑ４）はその
コレクタ領域となるエピタキシャル層（１２）内に絶縁
骨Ｗｉ領域（１８）を挟んで横型トランジスタ（Ｑ、）
に隣接して形成する。
上記横型トランジスタ（Ｑ、）のベース、エミッタ、コ
レクタの各領域（１３） （１４） （１５）及び
エピタキシャル層（１２）における各キャリア濃度（Ｄ
Ｉ３） （ＤＩ、、） （Ｄ、Ｓ）を平面的距離に
対して測定すると、第６図にそれぞれ破線で示すように
なる。（尚、実線は拡散時の不純物濃度を示す。）図に
示すように、エミッタ領域（１４）におけるキャリア濃
度（Ｄ、４）は従来と略同じであるが、コレクタ領域（
１５）におけるキャリア濃度（ＤＩ５）はベース側に入
り込み、かつ、ベース領域（１３）におけるキャリア濃
度（ＤＩ ３ ）は不均一になって傾斜が生じ、従来の
ベースであるエピタキシャル層（１２）の均一なキャリ
ア濃度（Ｄ、□）に対して局所的に大きく、又、その幅
が狭くなっている。
レクタの各領域（１３） （１４） （１５）及び
エピタキシャル層（１２）における各キャリア濃度（Ｄ
Ｉ３） （ＤＩ、、） （Ｄ、Ｓ）を平面的距離に
対して測定すると、第６図にそれぞれ破線で示すように
なる。（尚、実線は拡散時の不純物濃度を示す。）図に
示すように、エミッタ領域（１４）におけるキャリア濃
度（Ｄ、４）は従来と略同じであるが、コレクタ領域（
１５）におけるキャリア濃度（ＤＩ５）はベース側に入
り込み、かつ、ベース領域（１３）におけるキャリア濃
度（ＤＩ ３ ）は不均一になって傾斜が生じ、従来の
ベースであるエピタキシャル層（１２）の均一なキャリ
ア濃度（Ｄ、□）に対して局所的に大きく、又、その幅
が狭くなっている。
そこで、空乏層が拡がる際、特にベース、コレクタ各領
域（１３） （１５）の境界において濃度のより低い
コレクタ側に大きく拡がり、ベース側に拡がる量が減少
して略一定になる。そのため、電流増幅率（ｈｙｔ）が
安定してアーリー効果が小さくなり、又、遮断周波数（
ｆｌ）も高（なって更に電流増幅率（ｈｒｔ）を改善で
きる。
域（１３） （１５）の境界において濃度のより低い
コレクタ側に大きく拡がり、ベース側に拡がる量が減少
して略一定になる。そのため、電流増幅率（ｈｙｔ）が
安定してアーリー効果が小さくなり、又、遮断周波数（
ｆｌ）も高（なって更に電流増幅率（ｈｒｔ）を改善で
きる。
次に、上記横型トランジスタ（Ｑ３）の集積回路におけ
る製造方法を第２図乃至第５図及び第１図を参照して示
す、まず第２図及び第３図に示すように、Ｐ型半導体基
板（１６）上に積層して形成したエピタキシャル層（１
２）内にＮ′″型領域（１９）、続いてＰ゛型領領域２
０）をそれぞれ選択拡散により形成する。そして、第４
図に示すように、上記Ｎ型及びＰ型各碩域（１９）
（２０）を長時間、熱処理して互いに隣接するまで押し
込み、横型トランジスタ（Ｑ３）のベース及びコレクタ
各領域（１３） （１５）を形成すると共に、縦型ト
ランジスタ（Ｑ４）との絶縁分離領域（１８）を形成し
ておく。次に、第５図に示すように、ベース、コレクタ
各領域（１３） （１５）及びエピタキシャル層（１
２）の縦型トランジスタ形成領域にそれぞれＰ゛゛不純
物を同時に高濃度に選択拡散し、横型トランジスタ（Ｑ
３）のエミッタ領域（１４） 、コレクタ引出し領域（
１７）及び縦型トランジスタ（Ｑ４）のベース領域（２
１）を形成する。その後、第１図に示すように、上記ベ
ース領域（２１）にＮ゛゛不純物を高濃度に選択拡散し
て縦型トランシタ（Ｑ４）のエミッタ領域（２２）を形
成すると、絶縁骨ＭＮ域（１８）を挟んで同一集積回路
中に横型及び縦型各トランジスタ（Ｑ３ ） （Ｑ４
）が同一工程内で製造される。
る製造方法を第２図乃至第５図及び第１図を参照して示
す、まず第２図及び第３図に示すように、Ｐ型半導体基
板（１６）上に積層して形成したエピタキシャル層（１
２）内にＮ′″型領域（１９）、続いてＰ゛型領領域２
０）をそれぞれ選択拡散により形成する。そして、第４
図に示すように、上記Ｎ型及びＰ型各碩域（１９）
（２０）を長時間、熱処理して互いに隣接するまで押し
込み、横型トランジスタ（Ｑ３）のベース及びコレクタ
各領域（１３） （１５）を形成すると共に、縦型ト
ランジスタ（Ｑ４）との絶縁分離領域（１８）を形成し
ておく。次に、第５図に示すように、ベース、コレクタ
各領域（１３） （１５）及びエピタキシャル層（１
２）の縦型トランジスタ形成領域にそれぞれＰ゛゛不純
物を同時に高濃度に選択拡散し、横型トランジスタ（Ｑ
３）のエミッタ領域（１４） 、コレクタ引出し領域（
１７）及び縦型トランジスタ（Ｑ４）のベース領域（２
１）を形成する。その後、第１図に示すように、上記ベ
ース領域（２１）にＮ゛゛不純物を高濃度に選択拡散し
て縦型トランシタ（Ｑ４）のエミッタ領域（２２）を形
成すると、絶縁骨ＭＮ域（１８）を挟んで同一集積回路
中に横型及び縦型各トランジスタ（Ｑ３ ） （Ｑ４
）が同一工程内で製造される。
本発明によれば、集積回路中で縦型トランジスタと共に
横型トランジスタを同一工程内で製造する際、そのベー
ス領域におけるキャリア濃度を大きく、かつ、幅を狭く
したから、アーリー効果が小さくなり、又、遮断周波数
が高くなり、更に電流増幅率の増大を図ることができ、
横型トランジスタの電気的特性が向上する。
横型トランジスタを同一工程内で製造する際、そのベー
ス領域におけるキャリア濃度を大きく、かつ、幅を狭く
したから、アーリー効果が小さくなり、又、遮断周波数
が高くなり、更に電流増幅率の増大を図ることができ、
横型トランジスタの電気的特性が向上する。
第１図は本発明に係る横型トランジスタの実施例を示す
図で、縦型トランジスタと共に図示した側断面図、第２
図乃至第５図は本発明に係るトランジスタの製造方法の
実施例を示す各工程の側断面図、第６図は第１図横型ト
ランシタの平面的距離に対するエミッタ、ベース、コレ
クタ各領域のキャリア濃度分布図、第７図乃至第９図は
従来の横型トランジスタとその製造方法の一具体例を示
す図で、縦型トランジスタと共に図示した各工程図、第
１０図は第９図横型トランジスタの平面的距離に対する
エミッタ、ベース、コレクタ各領域のキャリア濃度分布
図である。 （１２Ｌ−−一エピタキシャル層、 （１３）−ベース領域、 （１４）−エミッタ領域、 （１５） −一一コレクタ領域、 （１６）−ｍ−半導体基板、 （Ｑ３）−横型トランジスタ、 （Ｑ４Ｌ’−・縦型トランジスタ。
図で、縦型トランジスタと共に図示した側断面図、第２
図乃至第５図は本発明に係るトランジスタの製造方法の
実施例を示す各工程の側断面図、第６図は第１図横型ト
ランシタの平面的距離に対するエミッタ、ベース、コレ
クタ各領域のキャリア濃度分布図、第７図乃至第９図は
従来の横型トランジスタとその製造方法の一具体例を示
す図で、縦型トランジスタと共に図示した各工程図、第
１０図は第９図横型トランジスタの平面的距離に対する
エミッタ、ベース、コレクタ各領域のキャリア濃度分布
図である。 （１２Ｌ−−一エピタキシャル層、 （１３）−ベース領域、 （１４）−エミッタ領域、 （１５） −一一コレクタ領域、 （１６）−ｍ−半導体基板、 （Ｑ３）−横型トランジスタ、 （Ｑ４Ｌ’−・縦型トランジスタ。
Claims (2)
- （１）一導電型半導体基板上に形成した低濃度他導電型
エピタキシャル層と、上記エピタキシャル層内に形成し
た高濃度他導電型のベース領域と、上記ベース領域内に
形成した高濃度一導電型のエミッタ領域と、上記エピタ
キシャル層内でベース領域に隣接して形成した一導電型
のコレクタ領域とを具備したことを特徴とする横型トラ
ンジスタ。 - （２）一導電型半導体基板上に形成した低濃度他導電型
エピタキシャル層内に一導電型及び他導電型不純物を一
定の間隔を設けて拡散する工程と、拡散された上記各不
純物を熱処理して互いに隣接するまで押込んで横型トラ
ンジスタのベース及びコレクタ領域を形成すると共に、
上記領域に近接して絶縁分離領域を形成する工程と、上
記横型トランジスタのベース、コレクタ各領域、及びそ
の２領域と上記絶縁分離領域を挟んで上記エピタキシャ
ル層内にそれぞれ高濃度一導電型不純物を選択拡散して
横型トランジスタのエミッタ、コレクタ引出し用各領域
及び縦型トランジスタのベース領域を形成する工程と、
上記縦型トランジスタのベース領域内に高濃度他導電型
不純物を選択拡散して縦型トランジスタのエミッタ領域
を形成する工程とを含むことを特徴とするトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112873A JPH0410563A (ja) | 1990-04-27 | 1990-04-27 | トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112873A JPH0410563A (ja) | 1990-04-27 | 1990-04-27 | トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410563A true JPH0410563A (ja) | 1992-01-14 |
Family
ID=14597667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2112873A Pending JPH0410563A (ja) | 1990-04-27 | 1990-04-27 | トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136321A (ja) * | 2006-11-29 | 2008-06-12 | Nishishiba Electric Co Ltd | 回転電機 |
-
1990
- 1990-04-27 JP JP2112873A patent/JPH0410563A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136321A (ja) * | 2006-11-29 | 2008-06-12 | Nishishiba Electric Co Ltd | 回転電機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2703798B2 (ja) | Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 | |
| JP2600485B2 (ja) | 半導体装置 | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| WO1997017726A1 (en) | Low collector resistance bipolar transistor compatible with high voltage integrated circuits | |
| JPH0410563A (ja) | トランジスタ及びその製造方法 | |
| KR100263790B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPS6167959A (ja) | 半導体装置の製造方法 | |
| JPH06224213A (ja) | 半導体装置の製造方法 | |
| JP3090199B2 (ja) | 半導体装置 | |
| JPH03259533A (ja) | 半導体集積回路装置 | |
| JPS60247968A (ja) | 半導体装置 | |
| WO1994027324A1 (en) | A lateral bipolar transistor with variable base width and a method for controlling the base width | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JPS63144569A (ja) | 半導体装置 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPS63245957A (ja) | ラテラルｐｎｐトランジスタとその製造方法 | |
| JPH06196638A (ja) | 半導体装置 | |
| JPH07123140B2 (ja) | 半導体集積回路の製造方法 |