JPH0410748B2 - - Google Patents

Info

Publication number
JPH0410748B2
JPH0410748B2 JP58170159A JP17015983A JPH0410748B2 JP H0410748 B2 JPH0410748 B2 JP H0410748B2 JP 58170159 A JP58170159 A JP 58170159A JP 17015983 A JP17015983 A JP 17015983A JP H0410748 B2 JPH0410748 B2 JP H0410748B2
Authority
JP
Japan
Prior art keywords
layer
formation region
element formation
conductivity type
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58170159A
Other languages
English (en)
Other versions
JPS6060748A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58170159A priority Critical patent/JPS6060748A/ja
Publication of JPS6060748A publication Critical patent/JPS6060748A/ja
Publication of JPH0410748B2 publication Critical patent/JPH0410748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は半導体装置の製造方法に係り、特に
SOI（Silicon on Insulator）構造における埋込層
の形成方法に関する。
(b) 技術の背景 シリコン酸化膜のような絶縁膜上に単結晶を形
成するSOI（Silicon on Insulator）構造は三次元
回路などのVLSIの基礎となる技術として注目を
集めている。
(c) 従来技術と問題点 従来のSOI構造においては、たとえばシリコン
基板上に熱酸化などによつてシリコン酸化膜（絶
縁膜）を全面に被着し、該シリコン酸化膜上に化
学気相成長法（CVD法）によつて所定厚の多結
晶シリコン層（非単結晶半導体層）を形成した
後、該多結晶シリコン層をエネルギー線、たとえ
ばCWアルゴンレーザーのビームアニールによつ
て溶融し前記酸化膜上に単結晶化させている。
ところで、たとえばバイポーラ型半導体装置に
おいては素子形成領域（単結晶層）の底面にコレ
クタ埋込拡散層の形成が必要であるが、前記ビー
ムアニールによるSOI構造においては、溶融した
シリコン中の不純物の拡散が速度が著しく高く埋
込拡散層の不純物が素子形成領域（単結晶層）全
面に拡散され、埋込拡散層の形成が困難であつ
た。
(d) 発明の目的 本発明の目的はかかる問題点を解消してSOI構
造における埋込拡散層の形成方法を可能にする半
導体装置の製造方法の提供にある。
(e) 発明の構成 その目的を達成するため、本発明は基板上の素
子形成領域に、一導電型不純物を含む酸化シリコ
ン膜を形成した後、基板全面に非単結晶半導体層
を形成し、該非単結晶半導体層にエネルギー線を
照射して単結晶層を形成する工程、次いでイオン
注入阻止膜を選択的に形成し、該阻止膜をマスク
として該単結晶層を素子形成領域として分離し、
該素子形成領域側面に一導電型不純物をイオン注
入し、熱処理して、底面および側面をシリコン酸
化膜および一導電型不純物層で包囲した素子形成
領域に形成する工程、次いで分離された領域の間
の領域に多結晶シリコン層を充填し、更にポリツ
シングして表面を平坦化する工程が含まれてなる
ことを特徴とする。
(f) 発明の実施例 以下本発明の実施例について図面を参照して説
明する。第１図乃至第７図は本発明の一実施例を
説明するための工程要部断面図であり、前図と同
等の部分については同一符号を付している。
第１図において、たとえばシリコン基板１上の
素子形成領域に選択的に厚さ約1μｍの酸化シリ
コン膜パツド（SiO2Pad）２を形成し、一導電型
の不純物たとえば隣（Ｐ）のようなN+型の不純
物をドーズ量１×1015cm-2、100KeVで前記
SiO2Pad２中へ深く（約5000Å）イオン注入す
る。
次いで第２図に示すごとく基板１全面に化学気
相成長法（CVD法）によつて厚さ約5μｍの多結
晶シリコン層（非単結晶半導体層）３を被覆す
る。
次いで第３図に示すように該多結晶シリコン層
３をエネルギー線たとえば集光型ハロゲンランプ
を用いて1Kw、１mm／secのスキヤンにて照射し
単結晶化して基板１と結晶方位〔1.0.0〕が同一
なフテラルエピタキシヤル層（単結晶層）４を成
長する。
次いで第４図に示すように該単結晶層４上に窒
化シリコン（Si3N4）５及びレジスト膜６を選択
的に形成して、該単結晶層を図示したごとく水酸
化カリ（KOH）溶液などのウエツトエツチング
によつて素子形成領域７としてＶカツトして分離
する。次いで側面がテーパ状の素子形成領域７の
側面に一導電型の不純物たとえば隣（Ｐ）のよう
なN+型の不純物をドース量１×1015cm2、
100KeVの条件でイオン注入する。
次いで第５図に示すようにレジスト膜６を剥離
して所定の熱処理を行ない、前記SiO2Pad中の不
純物の上方への拡散及び側面にドープされた不純
物の内部への拡散、によつて素子形成領域７の底
面及び側面を包囲したN+層（コレクタ埋込拡散
層）８の形成及びその表面に酸化膜９が形成され
る。
次いで第６図に示すように分離された領域の間
の領域に多結晶シリコン層１０をCVD法によつ
て充填した後ポリツシングによつて、その表面を
平坦化し、窒化シリコン膜（Si3N4）を除去す
る。
かかるように形成された素子形成領域７内に通
常の半導体装置の製造方法によつて第７図に示す
ようにベース領域１１、エミータ領域１２、コレ
クタコンタクト領域１３を形成し、各電極ベース
(B)、エミツタ(E)、コレクタ(C)の電極を導出すれば
バイポーラ型の半導体装置が完成する。
また上記工程において同一基板上の相隣なる
SiO2Padに夫々一導電型不純物Ｎ型（P+）と逆
導電型不純物Ｐ型（B+）をイオン注入し、以下
各工程において、N+型不純物とP+型不純物の相
異なる不純物を素子形成領域に用いることにより
相補型バイポーラICを形成することが可能であ
る。
(g) 発明の構成 以上説明したごとく本発明によればSiO2Pad中
にコレクタ埋込拡散用の不純物を導入し、エネル
ギー線による単結晶層を形成し、該単結晶層（素
子形成領域）に不純物を拡散して埋込拡散層を形
成することが可能となり、バイポーラ型半導体装
置の多層化に効果があり、更に相補型バイポーラ
型半導体装置の形成も可能となり特性向上に効果
がある。
【図面の簡単な説明】
第１図乃至第７図は本発明の一実施例を説明す
るための工程要部断面図である。 図において１は基板、２は酸化シリコン膜パツ
ド、３は多結晶シリコン層（非単結晶半導体層）、
４は単結晶層、７は素子形成領域、８はコレクタ
埋込拡散層、９は酸化膜、１０は多結晶シリコン
層を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上の素子形成領域に、一導電型不純物を
    含む酸化シリコン膜を形成した後、基板全面に非
    単結晶半導体層を形成し、該非単結晶半導体層に
    エネルギー線を照射して単結晶層を形成する工
    程、次いでイオン注入阻止膜を選択的に形成し該
    阻止膜をマスクにして該単結晶層を素子形成領域
    として分離し、該素子形成領域側面に一導電型不
    純物をイオン注入し、熱処理して、底面および側
    面をシリコン酸化膜および一導電型不純物層で包
    囲した素子形成領域に形成する工程、次いで分離
    された領域の間の領域に多結晶シリコン層を充填
    し、更にポリツシングして表面を平坦化する工程
    が含まれてなることを特徴とする半導体装置の製
    造方法。
JP58170159A 1983-09-13 1983-09-13 半導体装置の製造方法 Granted JPS6060748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58170159A JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58170159A JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6060748A JPS6060748A (ja) 1985-04-08
JPH0410748B2 true JPH0410748B2 (ja) 1992-02-26

Family

ID=15899772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58170159A Granted JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6060748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074061B1 (en) 1993-11-12 2006-07-11 Intel Corporation Versatile communications connectors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074061B1 (en) 1993-11-12 2006-07-11 Intel Corporation Versatile communications connectors

Also Published As

Publication number Publication date
JPS6060748A (ja) 1985-04-08

Similar Documents

Publication Publication Date Title
US4404735A (en) Method for manufacturing a field isolation structure for a semiconductor device
US4269636A (en) Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
EP0146895B1 (en) Method of manufacturing semiconductor device
EP0040032B1 (en) The manufacture of a semiconductor device
JPH0697665B2 (ja) 集積回路構成体の製造方法
JPS6359251B2 (ja)
JPH11297703A (ja) 半導体装置の製造方法
JPH0748516B2 (ja) 埋没導電層を有する誘電的に分離されたデバイスの製造方法
JP2783410B2 (ja) 半導体装置の製造方法および製造装置
JPH0410748B2 (ja)
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
JPH0467336B2 (ja)
JPS5984435A (ja) 半導体集積回路及びその製造方法
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPS6155250B2 (ja)
JP2664416B2 (ja) 半導体装置の製造方法
JPS63228730A (ja) 半導体集積回路の製造方法
JPH0336312B2 (ja)
IE55071B1 (en) Isolated integrated circuit comprising a substrate electrode
JPS60236247A (ja) 半導体装置の製造方法
JPS6362100B2 (ja)
JPS60170231A (ja) 半導体装置の製造方法
JPH0748514B2 (ja) デバイスの製造方法
JPS60116164A (ja) 半導体装置の製造方法
JPS60154609A (ja) 半導体装置の製造方法