JPS6060748A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6060748A
JPS6060748A JP58170159A JP17015983A JPS6060748A JP S6060748 A JPS6060748 A JP S6060748A JP 58170159 A JP58170159 A JP 58170159A JP 17015983 A JP17015983 A JP 17015983A JP S6060748 A JPS6060748 A JP S6060748A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
type impurity
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58170159A
Other languages
English (en)
Other versions
JPH0410748B2 (ja
Inventor
Junji Sakurai
桜井　潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58170159A priority Critical patent/JPS6060748A/ja
Publication of JPS6060748A publication Critical patent/JPS6060748A/ja
Publication of JPH0410748B2 publication Critical patent/JPH0410748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は半導体装置の製造方法に係り、特に８０１　（
５ｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ　）構造に
おける埋込層の形成方法に関する。
（ｂ）　技術の背景 シリコン酸化膜のような絶縁膜ｔに単結晶を形成する８
　０’Ｉ　（５ｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏ
ｒ　）構造は三次元回路などのＶＬＳＩの基礎となる技
術として注目を集めている。
＜ａ＞　従来技術と問題点 従来の８０Ｉ構造においては、たとえばシリコン基板上
に熱酸化などによってシリコン酸化膜（絶縁膜）を全面
に被着し、該シリコン酸化膜上に化学気相成長法（ＣＶ
Ｄ法）によって所定厚の多結晶シリコン層（非単結晶半
導体層）を形成した後、該多結晶シリコン層をエネルギ
ー線、たとえばＣＷアルゴンレーザーのビームアニール
によって溶融し前記酸化膜上に単結晶化させている。
ところで、たとえばバイポーラ型半導体装置においては
素子形成領域（単結晶層）の底面にコレクタ埋込拡散層
の形成が必要であるが、前記ビームアニールによる８０
Ｉ構造においては、溶融したシリコン中の不純物の拡散
が速度が著しく高く埋込拡散層の不純物が素子形成領域
（単結晶層）全面に拡散され、埋込拡散層の形成が困難
であった。
（ｄ）　発明の目的 本発明の目的はかかる問題点を解消して８０Ｉ構造にお
ける埋込拡散層の形成方法を可能にする半導体装置の製
造方法の提供にある。
（ｅ）　発明の構成 その目的を達成するため、本発明は基板上の素子形成領
域に、−導電型不純物を含む酸化シリコン膜を形成した
後、基板全回に非単結晶半導体層を形成し、該非単結晶
半導体層にエネルギー線を照射して単結晶層を形成する
工程、次いでイオン注入阻止膜を選択的に形成し、該阻
止膜をマスクとｔノで該単結晶Ｉ−を素子形成領域とし
て分離し、該素子形成領域側面に一導電型不純物をイオ
ン注入し、熱処理して、底面および側面をシリコン酸化
膜および−ｓｂ型不純物層で包囲した素子形成領域に形
成する工程、次いで分離された領域の間の領域に多結晶
シリコン層を充填し、更にポリッシングして表面を平坦
化する工程が含まれてなることを特徴とする。
（ｆ）　発明の実施例 以下本発明の実施例について図面を参照して説明する。
第１図乃至第７図は本発明の一実施例を説明するための
工程要部断面図であり、前回と同等の部分については同
一符号を付している。
第１図において、たとえばシリコン基板ｌ上の素子形成
領域に選択的に厚さ約１μｍの酸化シリコン膜パッド（
Ｓｉｎ、Ｐａｄ）　２を形成し、−導電型の不純物たと
えば燐（Ｐ）のようなＮ十型の不純物ヲトーズ１１Ｘｔ
Ｏ”ｍ−１ｌ　Ｑ　ＱＫｅＶ　ｉ：”前記Ｓｉ０！、Ｐ
ａｄ　Ｚ中へ深く（約５００ＯＡ　）イオン注入する。
次いで第２図に示すごとく基板１全面に化学気相成長法
（ＣＶ、Ｕ法）によって厚さ約５μＦｉｌｌの多結晶シ
リコンｍ（非単結晶半導体層）８を被覆する。
次いでＭ８図に示すように該多結晶シリコン層３をエネ
ルギー線たとえば集光型ハロゲンランプを用いてｌ　Ｋ
Ｗ、ｌ　ｎｕｎ／ｓｅｃ　のスキャンにて照射し単結晶
化して基板１と結晶方位（１，０，０）が同一な７テラ
ル工ビタキシヤル層（単結晶層）４を成長する。
次いで第４図に示すように該単結晶層４上に窒化シリコ
ン（５ＩＩＩＮ４）　５及びレジスト膜６を選択的に形
成して、該単結晶層を図示したごとく水酸化力１バＫＯ
Ｒ）溶液などのウニｊソトエッチングによって素子形成
領域７として■カットして分離する。次いで側面がテー
パ状の素子形成領域７の側面に一導菫型の不純物たとえ
ば燐（Ｐ）のようなＮ＋型の不純物をドース量Ｉ　Ｘ　
ＩＱ１５ａ”、１００＆Ｖの条件でイオン注入する。
次いで第５図に示すようにレジスト膜６を剥離して所定
の熱処理を行ない、前記８ｉ０ｇＰａｄ　中の不純物の
上方への拡散及び側面にドープされた不純物の円部への
拡散、によって素子形成領域７の底面及び側面を包囲し
たＮ＋層（コレクタ埋込拡散層）８の形成及びその表面
に酸化膜９が形成される。
次いで第６図に示すように分離された領域の間の領域に
多結晶シリコン層１０をＯＶＤ法によって充填した後ポ
リッシングによって、その表面を平坦化し、窒化シリコ
ン膜（８ｉ６Ｎ＋）を除去する。
かかるように形成された素子形成領域７内に通常の半導
体装置の製造方法によって第７図に示すヨウにベース領
［Ｉ　Ｌエミータ領域１２、コレクタコンタクト領域１
８を形成し、各電極ベース（Ｂ）、エミッタ（Ｅ）、コ
レクタ（Ｃ）の電極を導出すればバイポーラ型の半導体
装置が完成する。
また上記工程において同一基板上の相隣なる８ｉ０．Ｐ
ａｄ　に夫々−導電型不純物Ｎ型（Ｐ＋）と逆導電型不
純物Ｐ型（Ｂ＋）をイオン注入し、以下各工程において
、Ｎ＋型不純物とＰ＋型不純物の相異なる不純物を素子
形成領域に用いることにより相補型バイポーラＩＣを形
成することが可能である。
＠ン　発明の詳細 な説明したごとく本発明によれば８ｉ０１Ｐａｄ中にコ
レクタ埋込拡散用の不純物を導入し、エネルギー線によ
る単結晶層を形成し、該単結晶層（素子形成領域）に不
純物を拡散して埋込拡散層を形成することが可能となり
、バイポーラ型半導体装置の多層化に効果があり、更に
相補型バイポーラ型半導体装置の形成も可能となり特性
向上に効果がある。
【図面の簡単な説明】
第１図乃至第７図は本発明の一実施例を説明するための
工程要部断面図である。 図においてｌは基板、２は酸化シリコン膜パッド、３は
多結晶シリコン層（非単結晶半導体層）４は単結晶層、
７は素子形成領域、８はコレクタ埋込拡散層、９は酸化
膜、１０は多結晶シリコンノ酌を示す。 第　１　図− 第２ズ 第４図 第　５　図 第６図 第　７閏

Claims (1)

    【特許請求の範囲】
  1. 基板上の素子形成領域に、−導電型不純物を含む酸化シ
    リコン膜を形成した後、基板全面に非単結晶半導体層を
    形成し、該非単結晶半導体層にエネルギー線を照射して
    単結晶層を形成する工程、次いでイオン注入阻止膜を選
    択的に形成し該阻止膜をマスクにして該単結晶層を素子
    形成領域として分離１ノ、該電子形成領域側面に一導電
    型不純物をイオン注入し、熱処理して、底面および側面
    をシリコン酸化膜および一導電型不純物層で包囲した素
    子形成領域に形成する工程、次いで分離された領域の間
    の領域に多結晶シリコン層を充填し、更にポリッシング
    して表面を平坦化する工程が含まれてなることを特徴と
    する半導体装置の製造方法。
JP58170159A 1983-09-13 1983-09-13 半導体装置の製造方法 Granted JPS6060748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58170159A JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58170159A JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6060748A true JPS6060748A (ja) 1985-04-08
JPH0410748B2 JPH0410748B2 (ja) 1992-02-26

Family

ID=15899772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58170159A Granted JPS6060748A (ja) 1983-09-13 1983-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6060748A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074061B1 (en) 1993-11-12 2006-07-11 Intel Corporation Versatile communications connectors

Also Published As

Publication number Publication date
JPH0410748B2 (ja) 1992-02-26

Similar Documents

Publication Publication Date Title
EP0036137B1 (en) Method for production of semiconductor devices
EP0041776B2 (en) Method of manufacturing a semiconductor device comprising an isolation structure
JPS6037775A (ja) 集積回路構成体の製造方法
JPS6359251B2 (ja)
EP0038178A1 (en) Method of manufacturing a semiconductor device containing a Schottky barrier, and device
JPS59920A (ja) 半導体装置の製造方法
JPS6060748A (ja) 半導体装置の製造方法
JP2783410B2 (ja) 半導体装置の製造方法および製造装置
JPH0467336B2 (ja)
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPH0345530B2 (ja)
JPS5897863A (ja) 半導体装置の製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPH0418460B2 (ja)
JPS60245131A (ja) 半導体装置の製造方法
JPS5892209A (ja) 半導体装置の製造方法
JPS60154609A (ja) 半導体装置の製造方法
JPH01173712A (ja) 半導体装置の製造方法
JPS60116164A (ja) 半導体装置の製造方法
JPS5954222A (ja) 半導体装置の製造方法
JPS58218137A (ja) 半導体装置の製造方法
JPH0748514B2 (ja) デバイスの製造方法
JPS59165435A (ja) 半導体装置の製造方法
JPS5886730A (ja) 半導体装置の製造方法