JPH04112576A - ゲートアレイ型半導体集積回路 - Google Patents
ゲートアレイ型半導体集積回路Info
- Publication number
- JPH04112576A JPH04112576A JP23211890A JP23211890A JPH04112576A JP H04112576 A JPH04112576 A JP H04112576A JP 23211890 A JP23211890 A JP 23211890A JP 23211890 A JP23211890 A JP 23211890A JP H04112576 A JPH04112576 A JP H04112576A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- mega
- macro
- terminal
- mega macro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲートアレイ型半導体集積回路に関し、特にメ
ガマクロを有するゲートアレイ型半導体集積回路に関す
る。
ガマクロを有するゲートアレイ型半導体集積回路に関す
る。
従来メガマクロのブロック内で第１Ａ／配線・第２ＡＩ
配線といった配線層を頻繁に使用していた場合、ブロッ
ク上にＡノ配線が走らせられないし、さらにメガマクロ
の特性を安定させたい観点からＡＩ配線を走らせない場
合もある。この場合はいずれもメガマクロの入出力の配
線性は悪くなっていた。これが小規模回路機能を持つ固
有のセル領域を１まとまりとした基本ブロックセルの場
合には同一端子の登録位置をセルの上端、下端といった
レイアウト上離れた箇所に複数持たせ配線が容易となる
方を選択する事で配線性を向上させる方法を取る事がで
きる。
配線といった配線層を頻繁に使用していた場合、ブロッ
ク上にＡノ配線が走らせられないし、さらにメガマクロ
の特性を安定させたい観点からＡＩ配線を走らせない場
合もある。この場合はいずれもメガマクロの入出力の配
線性は悪くなっていた。これが小規模回路機能を持つ固
有のセル領域を１まとまりとした基本ブロックセルの場
合には同一端子の登録位置をセルの上端、下端といった
レイアウト上離れた箇所に複数持たせ配線が容易となる
方を選択する事で配線性を向上させる方法を取る事がで
きる。
しかし、メガマクロにおいては回路が大規模な為、上記
に示す方法が困難である。
に示す方法が困難である。
また、一般にゲートアレイにおいて自動配線をした場合
、メガマクロ上に配線できないと当然その周辺に配線が
集中する事になり、配線チャネル不足による未接続が発
生しやすくなる。
、メガマクロ上に配線できないと当然その周辺に配線が
集中する事になり、配線チャネル不足による未接続が発
生しやすくなる。
上述した従来のゲートアレイ型半導体集積回路は、メガ
マクロのブロック上にＡ／配線が走らせられない場合、
メガマクロ入出力の配線性が悪くなるという欠点があっ
た。
マクロのブロック上にＡ／配線が走らせられない場合、
メガマクロ入出力の配線性が悪くなるという欠点があっ
た。
また、メガマクロの場合、基本ブロックセルと異なり回
路規模が大きいため同一端子の登録位置をレイアウト上
離れた箇所とし配線性を向上させる方法を行なう事も困
難という欠点がメった。さらにゲートアレイにおいて自
動配線した場合配線がメガマクロの周辺に集中する為未
接続が発生し易くなるという欠点があった。
路規模が大きいため同一端子の登録位置をレイアウト上
離れた箇所とし配線性を向上させる方法を行なう事も困
難という欠点がメった。さらにゲートアレイにおいて自
動配線した場合配線がメガマクロの周辺に集中する為未
接続が発生し易くなるという欠点があった。
本発明のゲートアレイ型半導体集積回路は、メガマクロ
と、その周囲にメガマクロ内の機能端子を引き出す為の
配線層を有している。
と、その周囲にメガマクロ内の機能端子を引き出す為の
配線層を有している。
次に、本発明について図面を参照して説明する。
第１図及び第２図は本発明の一実施例を示すメガマクロ
のレイアウト図及び半導体チップのレイアウト図である
。
のレイアウト図及び半導体チップのレイアウト図である
。
第１図に示すようにメガマクロ本体ｌとメガマクロ端子
〜 引き出すされる。
〜 引き出すされる。
次に、第２図を併用して本実施例の使用方法について説
明する。
明する。
第２図においてメガマクロ２２の端子Ａｌと基本プロ、
クセル２３の端子ＣＩ及びメガマクロ２２の端子Ｂ１と
基本プロ、クセル２３の端子Ｃ２を接続しようとした場
合、端子Ｂｌと端子Ｃ２との接続は端子Ｂｌがメガマク
ロ２２のセルの下端にある為容易に配線する事が可能で
ある。しかし、端子Ａよと端子Ｃ１との接続は端子人！
がメガマクロ２２のセルの上端にある為通常のメガマク
ロでは配線する場合困難が伴なう。
クセル２３の端子ＣＩ及びメガマクロ２２の端子Ｂ１と
基本プロ、クセル２３の端子Ｃ２を接続しようとした場
合、端子Ｂｌと端子Ｃ２との接続は端子Ｂｌがメガマク
ロ２２のセルの下端にある為容易に配線する事が可能で
ある。しかし、端子Ａよと端子Ｃ１との接続は端子人！
がメガマクロ２２のセルの上端にある為通常のメガマク
ロでは配線する場合困難が伴なう。
すなわちメガマクロ２２上に配線が走れない為メガマク
ロの配置されたセル領域を迂回することはもちるん、内
部セル全面に基本セルが配置されていると配線チャネル
が不足し、最悪の場合は配線が未接続となることも有り
得る。
ロの配置されたセル領域を迂回することはもちるん、内
部セル全面に基本セルが配置されていると配線チャネル
が不足し、最悪の場合は配線が未接続となることも有り
得る。
ところが実施例のメガマクロの場合予めメガマクロ入出
力配線層が設けられているので、コンタクトホールｌＯ
を施す事により端子Ａ、を下端まで引き出す事が可能で
ある。
力配線層が設けられているので、コンタクトホールｌＯ
を施す事により端子Ａ、を下端まで引き出す事が可能で
ある。
以上に示した通り、実施例のメガマクロでは従来のメガ
マクロと異なり端子Ａｌと端子Ｃ！の接続を特に大幅に
迂回する事なく配線することができる。
マクロと異なり端子Ａｌと端子Ｃ！の接続を特に大幅に
迂回する事なく配線することができる。
実施例では配線層を左右各３本としたがメガマクロの大
きさの制約を満す範囲であれば特に限定されるわけでは
ない。
きさの制約を満す範囲であれば特に限定されるわけでは
ない。
また配線層はメガマクロの周辺に設けた構成としたがメ
ガマクロ中央部を庸衡する構成でも何ら問題ないし、線
幅、線の種類などが異ってかまわない。
ガマクロ中央部を庸衡する構成でも何ら問題ないし、線
幅、線の種類などが異ってかまわない。
以上説明したように本発明は、メガマクロの周囲にメガ
マクロの入出力を配線する為の配線層を予め設けておく
ことにより、メガマクロの入出力配線の配線性を向上さ
せることができる効果がある。
マクロの入出力を配線する為の配線層を予め設けておく
ことにより、メガマクロの入出力配線の配線性を向上さ
せることができる効果がある。
この配線性の向上には未接続となる配線を防止できる他
、配線が大幅に迂回することにより生じる配線長が長く
なる現象を防止することも含んでいる。
、配線が大幅に迂回することにより生じる配線長が長く
なる現象を防止することも含んでいる。
なお、上記配線層がメガマクロの入出力配線に使用され
ない場合は他の目的の配線として利用できる。
ない場合は他の目的の配線として利用できる。
第１図及び第２図は本発明の一実施例を示すメガマクロ
のレイアウト図及び半導体チップのレイアウト図である
。 １・・・−・・メガマクロ、２．３−・・−・メガマク
ロの端子を引き出す為の第１Ａ／配線、Ａ、、Ａ、、Ａ
、。 Ａ４．Ａ、・・・・・・メガマクロの上端端子ｓ Ｂ１
ｙ Ｂ！ ｅＢｓ、Ｂ４．Ｂ５・・・・・・メガマク
ロの下端端子、４．５・・・・・・メガマクロの端子を
引き出す為の第２ＡＩ！配線、ｉｏ・・・・・・第１Ａ
／配線と第２Ａｌ配線を接続するコンタクトホール、２
０−・・・・入呂カバッファ、２１ ゛−−−−°内部
セル、２２・−・−メガマクロ、２３・・−・−・基本
ブロックセル、Ｃ０，Ｃ２・・・・−・端子。 代理人 弁理士 内 原 晋
のレイアウト図及び半導体チップのレイアウト図である
。 １・・・−・・メガマクロ、２．３−・・−・メガマク
ロの端子を引き出す為の第１Ａ／配線、Ａ、、Ａ、、Ａ
、。 Ａ４．Ａ、・・・・・・メガマクロの上端端子ｓ Ｂ１
ｙ Ｂ！ ｅＢｓ、Ｂ４．Ｂ５・・・・・・メガマク
ロの下端端子、４．５・・・・・・メガマクロの端子を
引き出す為の第２ＡＩ！配線、ｉｏ・・・・・・第１Ａ
／配線と第２Ａｌ配線を接続するコンタクトホール、２
０−・・・・入呂カバッファ、２１ ゛−−−−°内部
セル、２２・−・−メガマクロ、２３・・−・−・基本
ブロックセル、Ｃ０，Ｃ２・・・・−・端子。 代理人 弁理士 内 原 晋
Claims (2)
- （１）半導体主面上にトランジスタアレイを予め形成し
ておき、これに配線を施すことにより固有の回路を形成
するゲートアレイ型半導体集積回路において、大規模回
路機能を持つ固有のセル領域を１まとまりとして扱うメ
ガマクロの周囲に前記固有回路内の機能端子を引き出す
為に予め形成した配線層を備えたことを特徴とするゲー
トアレイ型半導体集積回路。 - （２）配線層がＡｌ層からなる請求項（１）のゲートア
レイ型半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23211890A JPH04112576A (ja) | 1990-08-31 | 1990-08-31 | ゲートアレイ型半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23211890A JPH04112576A (ja) | 1990-08-31 | 1990-08-31 | ゲートアレイ型半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04112576A true JPH04112576A (ja) | 1992-04-14 |
Family
ID=16934289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23211890A Pending JPH04112576A (ja) | 1990-08-31 | 1990-08-31 | ゲートアレイ型半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04112576A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468554A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | 半導体集積回路 |
| JPH0478153A (ja) * | 1990-07-19 | 1992-03-12 | Fujitsu Ltd | 半導体装置の配線方法 |
-
1990
- 1990-08-31 JP JP23211890A patent/JPH04112576A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468554A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | 半導体集積回路 |
| JPH0478153A (ja) * | 1990-07-19 | 1992-03-12 | Fujitsu Ltd | 半導体装置の配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384472A (en) | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density | |
| US5923060A (en) | Reduced area gate array cell design based on shifted placement of alternate rows of cells | |
| USRE39469E1 (en) | Semiconductor integrated circuit with mixed gate array and standard cell | |
| KR890004569B1 (ko) | 마스터 슬라이스형 반도체장치 | |
| JPH02234469A (ja) | Ｃａｄによってレイアウトされた２金属層集積回路ゲート・アレイ | |
| US4949157A (en) | Large scale integrated circuit | |
| JPH04112576A (ja) | ゲートアレイ型半導体集積回路 | |
| JPS5864047A (ja) | マスタ−スライス半導体集積回路装置 | |
| JPH0693480B2 (ja) | 半導体集積回路装置 | |
| JP4494537B2 (ja) | スタンダードセル方式の半導体集積回路の配線設計方法 | |
| JPH02501876A (ja) | 改良された密度のセミカスタム集積回路チップ | |
| JPH04215473A (ja) | スタティックｒａｍ | |
| JPH0560666B2 (ja) | ||
| JPS624343A (ja) | マスタ−スライス型半導体集積回路装置 | |
| JPH0312963A (ja) | ゲートアレイ | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS61144844A (ja) | 論理ｌｓｉ | |
| CN121419233A (zh) | 版图及半导体结构 | |
| JPS58137243A (ja) | 半導体集積回路装置 | |
| JPS58119647A (ja) | Ｌｓｉマスタスライスチツプ | |
| JPS5968944A (ja) | 半導体集積回路装置 | |
| JPS63194348A (ja) | ゲ−トアレイ | |
| JPS601845A (ja) | 集積回路装置 | |
| JPH0268951A (ja) | マスタスライス方式半導体集積回路装置 | |
| JPS644667B2 (ja) |