JPH04123116A - データ処理のモード切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理のモード切替回路に関する。

〔従来の技術〕

従来この種のモード切替回路は、第２図に示すように、
データとクロックを入力しデータ処理を行う第１データ
処理回路１及び第２データ処理回路２と、選択信号に基
づき第１及び第２データ処理回路１及び２のいずれかの
出力データを選択する選択回路３とを有している。

データ処理回路に入力するクロックは、通常すべての処
理回路に入力され常時複数のデータ処理回路が同時に動
作する構成となっている。

〔発明が解決しようとする課題〕

従来のモード切替回路では、データ処理回路に入力クロ
ックが入力され、複数のデータ処理回路は常に動作して
いたため、選択回路で選択されていない回路も動作し、
余計に電力を消費していた。

〔課題を解決するための手段〕

本発明のデータ処理のモード切替回路は、クロックに従
い動作し入力したデータを処理する複数のデータ処理回
路と、前記複数のデータ処理回路のいずれか１つの出力
を選択信号に基づき選択する選択回路と、クロック及び
前記選択信号を入力し前記選択回路で選択されたデータ
処理回路にだけ前記クロックを供給するクロック供給制
御手段とを有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

本実施例は、モードが２種類の場合を示し、第１データ
処理回路１と、第２データ処理回路２と、選択回路３と
、選択信号の反転信号を得る反転回路１７と入力クロッ
クと選択信号またはその反転信号との論理積を出力する
ＡＮＤゲート１８．１９とを有している。

次に、動作を説明する。

データ入力端子１１から入力されたデータは、第１デー
タ処理回路１と第２データ処理回路２とに同時に供給さ
れる。第１データ処理回路１及び第２データ処理回路２
は、データとタロツクを入力し、データ処理を行い　そ
れぞれ出力信号Ｓ１、Ｓ２を出力する６選択回路３は、
第１データ処理回路出力信号Ｓ１と、第２データ処理回
路出力信号Ｓ２と、選択信号入力端子１３からの選択信
号とを入力し、選択回路出力信号Ｓ３を出力する。（こ
こでは、選択信号が″）ｌ″レベルは第２データ処理回
路出力信号Ｓ２を選択し、”Ｌ″レベルは第１データ処
理回路出力信号Ｓ１を選択するとしている。） クロック入力端子１２から入力されたクロックは、ＡＮ
Ｄゲート８を介して第１データ処理回路１に入力され、
ＡＮＤゲート９を介して第２データ処理回１？８２に入
力される。選択信号入力端子１３から入力された選択信
号をＡＮＤゲート９に、反転回路７による選択信号の反
転信号Ｓ７をＡＮＤゲート８に入力し、選択信号により
ゲートされたクロックＳ８．Ｓ９を各データ処理回路１
．２にそれぞれ入力する。これにより、選択回路３で選
択されたデータ処理回路にのみタロツクを供給する。一
方、選択回路３で選択されていないデータ処理回路は、
クロックが供給されず、動作しない。

〔発明の効果〕

以上説明したように本発明は、データ処理回路に入力す
るクロックを選択信号を用いて制御し、選択されたデー
タ処理回路にだけクロックを供給するようにしたので、
選択されていないデータ処理回路は動作せず、消費電力
の削減が可能となり、特にＣＭＯＳＬＳＩ等に使用する
場合は低消費電力化によるモールド化が可能となり、経
済化、小型化することができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
方式の一例のブロック図である。 １・・・第１データ処理回路、２川第２デ一タ処理回路
、３・・・選択回路、７・・・反転回路、８．９・・・
ＡＮＤゲート、１１・・・データ入力端子、１２・・・
クロック入力端子、１３・・・選択信号入力端子。

Claims (1)

【特許請求の範囲】
1. 　クロックに従い動作し入力したデータを処理する複数
   のデータ処理回路と、前記複数のデータ処理回路のいず
   れか１つの出力を選択信号に基づき選択する選択回路と
   、クロック及び前記選択信号を入力し前記選択回路で選
   択されたデータ処理回路にだけ前記クロックを供給する
   クロック供給制御手段とを有することを特徴とするデー
   タ処理のモード切替回路。