JPH04130730A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、積層配線
を有する半導体集積回路装置に適用して有効な技術に関
するものである。

〔従来の技術〕

半導体集積回路装置に使用される配線として、複数の金
属膜を積層した積層配線がある。積層配線のうち、チタ
ン（Ｔｉ）−タングステン（Ｗ）合金膜上にアルミニウ
ム合金膜を積層した２層構造の積層配線を採用する傾向
にある。

前記２層構造の積層配線を有する半導体集積回路装置は
１例えば半導体基板の素子形成領域の主面にＭＯＳＦＥ
Ｔを形成し、前記半導体基板上の全面に絶縁膜を形成し
た後、この絶縁膜を所定のマスクパターンでパターンニ
ングして前記ＭＯＳＦＥＴのソース領域及びドレイン領
域上の絶縁膜に接続孔を形成する０次に、前記絶縁膜上
の全面にチタン−タングステン合金膜を形成し、このチ
タン−タングステン合金膜上の全面にアルミニウム合金
膜を形成した後、前記チタン−タングステン合金膜及び
アルミニウム合金膜を所定のマスクパターンでパターン
ニングして２層構造の積層配線を形成する。この積層配
線は、前記接続孔を通してＭＯＳＦＥＴのソース領域、
ドレイン領域の夫々に接続される。この後、約４５０℃
程度の熱処理（例えばＨ２アニール）を施し、前記ＭＯ
５ＦＥＴのデバイス特性を安定化すると共に、前記積層
配線のチタン−タングステン合金膜と前記ＭＯ８ＦＥＴ
のソース領域、ドレイン領域の夫々との接続領域のオー
ミックコンタクト特性を高めている。゛ 前記チタン−タングステン合金膜は約１０重量％のチタ
ン含有量が一般的である。チタン含有量の増加は前記下
層の絶縁膜との被着性を高めるうえで有効である。この
チタン−タングステン合金膜は、チタン、タングステン
の夫々をターゲットとして用いたスパッタ法で形成され
る。チタン−タングステン合金膜は例えば２００　［ｎ
ｍ１程度の膜厚で形成される。

前記アルミニウム合金膜は、銅（Ｃｕ）及び珪素（Ｓｉ
）が添加されたアルミニウム膜で構成されている。この
アルミニウム合金膜は１例えばＣｕの含有量を０．５重
量％、Ｓｉの含有量を０．１重量％の夫々で構成する。

アルミニウム合金膜は例えば５００　［ｎｍｌ程度の膜
厚で形成される。

このように構成された積層配線は、実質的に電流が流れ
る層を比抵抗値が小さいアルミニウム合金膜で形成し、
信号伝達速度の高速化を図れると共に、アルミニウム合
金膜の微細化により生じるストレスマイグレーションや
エレクトロマイグレーションで前記アルミニウム合金膜
が断線して電流の通路が遮断された場合、チタン−タン
グステン合金膜で断線したアルミニウム合金膜間を連結
し、断線不良を防止できる。また、このチタン−タング
ステン合金膜は、ＭＯＳＦＥＴのソース領域、ドレイン
領域の夫々の珪素とアルミニウム合金膜のアルミニウム
との相互拡散を低減し、アロイスパイクを防止するバリ
アメタル層として使用される。

なお、前記積層配線を有する半導体集積回路装置につい
ては、例えば特公昭４８−２６４２６号公報に記載され
ている。

〔発明が解決しようとする課題〕

本発明者は、前述の積層配線を有する半導体集積回路装
置について、以下の問題点を見出した。

前記積層配線のチタン−タングステン合金膜、アルミニ
ウム合金膜の夫々を積層した後に、約４５０℃程度の熱
処理（例えばＨｔアニール）が施される。この熱処理は
、前述のように、ＭＯＳＦＥＴの特性安定化を図り、オ
ーミックコンタクト特性を向上する目的で行われる。こ
の熱処理時に、前記積層配線のチタン−タングステン合
金膜とアルミニウム合金膜との界面部で両者が反応し、
アルミニウム合金膜中にチタンが入り込む。このチタン
は、アルミニウムに比べて約１桁程度の高い抵抗値を有
するので、チタンの混入によりアルミニウム合金膜の抵
抗値を増大する。このため、積層配線自体の配線抵抗値
が増大し、積層配線に流れる信号伝達速度が低下するの
で、半導体集積回路装置に搭載される回路の動作速度が
低下する。

本発明の目的は、積層配線を有する半導体集積回路装置
において、積層配線の配線抵抗値を低減することが可能
な技術を提供することにある。

本発明の他の目的は、前記目的を達成し、半導体集積回
路装置の動作速度の高速化を図ることが可能な技術を提
供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）チタン−タングステン合金膜で形成された第１金
属膜上にアルミニウム膜又はアルミニウム合金膜で形成
された第２金属膜を積層した２層構造の積層配線を有す
る半導体集積回路装置において、前記積層配線の第１金
属膜のチタン含有量を０゜１〜２．０重量％の範囲内で
構成する。

（２）チタン−タングステン合金膜で形成された第１金
属膜上にアルミニウム膜又はアルミニウム合金膜で形成
された第２金属膜を介在してチタン−タングステン合金
膜で形成された第３金属膜を積層した３層構造の積層配
線を有する半導体集積回路装置において、前記積層配線
の第１金属膜、第３金属膜の夫々のチタン含有量を０．
１〜２．０重量％の範囲内で構成する。

〔作　　用〕

上述した手段（１）によれば、熱処理時にチタン−タン
グステン合金膜とアルミニウム膜又はアルミニウム合金
膜との界面部での反応を低減し、チンタン−タングステ
ン合金膜中のチタン原子がアルミニウム膜又はアルミニ
ウム合金膜に入り込む量を低減でき、アルミニウム膜又
はアルミニウム合金膜の比抵抗値を低減できるので、積
層配線の配線抵抗値を低減できる。この結果、積層配線
の信号伝達速度を速め、半導体体集積回路装置に搭載さ
れる回路の動作速度の高速化を図ることができる。

また、前記積層配線のチタン−タングステン合金膜のチ
タン含有量を若干確保したので、チタン−タングステン
合金膜とその下地膜（例えば酸化珪素膜）との接着性を
確保し、積層配線自体の剥がれを防止できる。

上述した手段（２）によれば、前記手段（１）の作用効
果の他に、積層配線の第１金属膜、第３金属膜の夫々を
同一材料、同一成分で形成したので、前記第１金属膜と
同様の方法で第３金属膜を形成することができ、積層配
線の製造プロセスの簡略化を図れる。

以下、本発明の構成について、積層配線を有する半導体
集積回路装置に本発明を適用した一実施例とともに説明
する。

なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔発明の実施例〕

本発明の一実施例である積層配線を有する半導体集積回
路装置の概略構成を第１図（要部断面図）に示す。

第１図に示すように、積層配線を有する半導体集積回路
装置は、単結晶珪素からなるｐ−型半導体基板１で構成
されている。このｐ−型半導体基板１の素子形成領域に
はｐチャネルＭＩＳＦＥＴＱｐ及びｎチャネルＭＩＳＦ
ＥＴＱｎが構成されている。

前記ｐチャネルＭＩＳＦＥＴＱｐが形成されるｐ−型半
導体基板１の主面部には、ｎ型ウェル領域２が形成され
ている。また、前記ｎチャネルＭＩＳＦＥＴＱｎが形成
されるｐ−型半導体基板１の主面部には、ｎ型ウェル領
域３が形成されている。

つまり、本実施例の半導体集積回路装置は、この構造に
限定されないが、ツインウェル構造を採用する。

前記ｐチャネルＭＩＳＦＥＴＱｐは、フィールド絶縁膜
（素子分離絶縁膜）４で周囲を囲まれた領域内において
、ｎ型ウェル領域２の主面に構成されている。つまり、
ｐチャネルＭＩＳＦＥＴＱＰは、ｎ型ウェル領域（チャ
ネル形成領域）２、ゲート絶縁膜５、ゲート電極６、ソ
ース領域及びドレイン領域である一対のＰ゛型半導体領
域７で構成されている。同様に、前記ｎチャネルＭＩＳ
ＦＥＴＱｎは、フィールド絶縁膜（素子分離絶縁膜）４
で周囲を囲まれた領域内において、ｎ型ウェル領域３の
主面に構成されている。つまり、ｎチャネルＭＩＳＦＥ
ＴＱｎは、Ｐ型ウェル領域（チャネル形成領域）３、ゲ
ート絶縁膜５、ゲート電極６、ソース領域及びドレイン
領域である一対のゴ型半導体領域８で構成されている。

前記フィールド絶縁膜４及びゲート絶縁膜５は酸化珪素
膜で形成されている。前記ゲート電極６は、例えばＣＶ
Ｄ法で堆積した多結晶珪素膜にｎ型の不純物であるリン
（Ｐ）を導入した所謂ドープドポリシリコンを所定のマ
スクパターンでパターンニングして形成される。前記ｐ
゛型半導体領域７は、前記フィールド絶縁膜４及びゲー
ト電極６をマスクとして使用し、ｎ型ウェル領域２の主
面に例えばｎ型の不純物であるボロン（Ｂ）をイオン打
込み法で導入して形成される。同様に、前記ｎ゛型半導
体領域８は、前記フィールド絶縁膜４及びフート電極６
をマスクとして使用し、ｐ型つェル信域３の主面に例え
ばｎ型の不純物である砒素（ＡＳ）をイオン打込み法で
導入して形成される。

前記ｐチャネルＭＩＳＦＥＴＱＰのソース領域及びドレ
イン領域である一対のｐ°型半導体領域７前記ｎチャネ
ルＭＩＳＦＥＴＱｎのソース領域及びドレイン領域であ
る一対のｎ°型半導体領域８の夫々には、絶縁膜９に形
成された接続孔１０を通して積層配線１３が電気的に接
続されている。この積層配線１３は、半導体基板１の主
面上の全面に形成された絶縁膜（最終保護膜）１４で覆
われている。通常、半導体集積回路装置は、高集積化を
図る目的で、２層又はそれ以上の配線層数をもつ多層配
線構造で構成されるが、本実施例は、多層配線構造でも
基本的な構造は実質的に同様であるので、説明を簡単化
するため、単層配線構造を例にとり説明する。前記絶縁
膜９は例えばＣＶＤ法で堆積した酸化珪素膜（ＰＳＧ膜
）で形成されている。前記絶縁膜１４は例えばＣＶＤ法
で堆積した窒化珪素膜を主体に形成されている。この絶
縁膜１４には、図示していないが、ボンディングワイヤ
とポンディングパッド（外部端子）とを電気的に接続す
るボンディング開口が形成されている。

前記積層配線１３は、チタン（Ｔｉ）−タングステン（
Ｗ）合金膜で形成された金属膜１１上にアルミニウム合
金（Ａｎ−ｃｕ−ｓｉ）膜で形成された金属膜１２を積
層した２層構造の積層配線で構成されている。前記金属
膜１１は、チタン−タングステン合金膜中のチタン含有
量が０．１〜２．０重量％の範囲内で構成されている。

金属膜１１は１例えばチタン、タングステンの夫々を混
合させたターゲットを用いるスパッタ法で形成される。

この金属膜１１は、基本的にｐ゛型半導体領域７或はゴ
型半導体領域８と積層配線１３の金属膜１２のアルミニ
ウムとの相互拡散を防止し、アロイスパイクを低減する
バリアメタル層として使用する等の目的で、例えば２０
０　［ｎｍ］程度の膜厚で形成される。前記金属膜１２
は、０．５重量％の含有量のＣｕ、０．１重量％の含有
量のＳｉの夫々が添加されたアルミニウム合金膜で形成
されるｓＣｕはエレクトロマイグレーション耐圧を向上
し、Ｓｉはアロイスパイク耐圧を向上する作用がある。

金属膜１２は、スパッタ法又は蒸着法で形成される。こ
の金属！１２は例えば５００　［ｎｍ］程度の膜厚で形
成される。

前記積層配線１３は、金属膜（Ｔ　ｉ　Ｗ）１１に比べ
て金属膜（Ａｎ−Ｃｕ−３ｉ）１２の抵抗値が小さいの
で、金属膜１２に実質的に電流が流れる。前記積層配置
１１３の下層の金属膜（Ｔｉｅ）１１は、配線幅寸法の
微細化により生じるストレスマイグレーションやエレク
トロマイグレーションで前記金属膜１２が断線した場合
、これらを連結し、断線不良を防止できる。また、金属
膜１１は、アルミニウム粒の成長自体を抑え、ストレス
マイグレーションを低減することもできる。なお、前記
金属膜１２は、アルミニウム膜、Ｓｉ又はＣｕが添加さ
れたアルミニウム合金膜のいずれかで形成してもよい。

前記積層配＄１１３を有する半導体集積＠路装置は、積
層配線１３を形成した後、約４５０”Ｃ程度の熱処理（
例えばＨ２アニール）を施し、前記ｐチャネルＭＩＳＦ
ＥＴＱＰ及びｎチャネルＭ　Ｉ　Ｓ　ＦＥＴＱｎのデバ
イス特性を安定化すると共に、このｐチャネルＭＩＳＦ
ＥＴＱＰのｐ゛型半導体領域７、ｎチャネルＭＩＳＦＥ
ＴＱｎのｎ゛型半導体領域８の夫々に接続される金属膜
１１の界面部のオーミックコンタクト特性を高めている
。

この熱処理後の積層配ｌｌＡ１３の抵抗値の変化につい
て、比抵抗値の配線幅依存性を示す第２Ａ図。

配線抵抗値の配線幅依存性を示す第２Ｂ図の夫々を用い
て説明する。第２Ａ図、第２Ｂ図の夫々において、積層
配線１３の下層の金属膜１１のチタン−タングステン合
金膜は、チタン含有量が５．０重量％のものを使用する
。また、比較の対象として、積層配線１３の上層の金属
膜１２と実質的に同一のもので単層配線を構成し、この
単層配線の熱処理後の抵抗値の変化を示す。

前記第２Ａ図に示すように、配線幅が小さくなるにつれ
て（微細化が進むにっ九て）、比抵抗値は増大すると共
に、単層配線に比べて積層配線１３の比抵抗値は増大す
る。同様に、第２Ｂ図に示すように、配線幅が小さくな
るにつれて、配線抵抗値は増大すると共に、単層配線に
比べて積層配線１３の配線抵抗値は増大する。つまり、
積層配線１３の抵抗値の変化は、金属膜１１からのチタ
ンが金属膜１２中に入り込むことにより生じると考えら
れる。

本発明者は、積層配置ｉ１３の金属膜１１のチタン含有
量が、第２Ａ図及び第２Ｂ図に示すように、５゜０重量
％でもなお抵抗値の増大が見られることから、チタン含
有量が２．０重量％以下であれば抵抗値の増大を抑えら
れると考える。また、積層配線１３の金属膜１１のチタ
ン含有量が極端に少ない場合は、タングステンに近くな
り、タングステンは下地絶縁膜９との接着性が悪く、チ
タンに比べて抵抗値が高いので、チタンを含有させるこ
とは不可欠であり、少なくとも０．１重量％以上のチタ
ンが必要とされる。すなわち、前述のように、積層配線
１３の金属膜１１のチタン含有量は、０．１〜２．０重
量％に設定する。

このように、チタン−タングステン合金膜で形成された
金属膜１１上にアルミニウム合金膜で形成された金属膜
１２を積層した２層構造の積層配線１３を有する半導体
集積回路装置において、前記積層配線１３の金属膜１１
のチタン−タングステン合金膜中のチタン含有量を０．
１〜２．０重量％の範囲内で構成する。この構成により
、積層配線１３のチタン−タングステン合金膜（１１）
とアルミニウム合金膜（１２）との界面部での反応を低
減し、熱処理時にチタン−タングステン合金膜（１１）
中のチタン原子がアルミニウム合金膜（１２）に入り込
む量を低減でき、アルミニウム合金膜（１２）の抵抗値
を低減できるので、積層配線１３の配線抵抗値を低減で
きる。

この結果、積層配線１３の信号伝達速度を速め、半導体
集積回路装置に搭載された回路の動作速度の高速化を図
ることができる。

また、前記積層配線１３のチタン−タングステン合金膜
（１１）のチタン含有量を若干確保したので、チタン−
タングステン合金膜（１１）とその下地膜（例えば酸化
珪素膜）との接着性を確保し、積層配線自体の剥がれを
防止できる。

次に、本発明の他の実施例である積層配線を有する半導
体集積回路装置の概略構成を第３図（要部断面図）に示
す。

第３図に示すように、積層配線を有する半導体集積回路
装置は、チタン−タングステン合金膜で形成された金属
膜１１上に例えばアルミニウム合金膜で形成された金属
膜１２を介在してチタン−タングステン合金膜で形成さ
れた金属膜１１ａを積層した３層構造の積層配線１３で
構成されている。

前記金属膜１１ａは、金属膜１２に比べて光反射率が小
さいので、フォトリングラフィ技術で配線パターンを形
成するフォトレジストマスク形成時の露光によるハレー
ションを防止できる。この金属膜１１ａは、金属膜１１
と同様にチタン含有量を０゜１〜２．０重量％の範囲内
で構成する。つまり。

半導体集積回路装置の製造プロセスにおいて、金属膜１
１と同一ターゲットを使用でき、同一真空チャンバをも
使用できる等の効果がある。

このように、３層構造の積層配線１３を有する半導体集
積回路装置は、前述の実施例と同様の効果を奏すること
ができると共に、積層配線１３の第１金属膜１１、第３
金属膜１１ａの夫々を同一材料、同一成分で形成したの
で、前記第１金属膜１１と同様の方法で第３金属膜１１
ａを形成することができ、積層配Ｍ１３の製造プロセス
の簡略化を図れる。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。

例えば、本発明は１Ｍ層配線を有するバイポーラトラン
ジスタで構成された半導体集積回路装置に適用すること
ができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

積層配線を有する半導体集積回路装置において、前記積
層配線の配線抵抗値を低減し、動作速度の高速化を図る
ことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例である積層配線を有する半
導体集積回路装置の要部断面図、第２Ａ図は、比抵抗値
の配線幅依存性を示す図、第２Ｂ図は、配線抵抗値の配
線幅依存性を示す図、 第３図は１本発明の他の実施例である積層配線を有する
半導体集積回路装置の要部断面図である。 図中、１・・・ｐ−型半導体基板、２・・・ｎ型ウェル
領域、３・・・ｐ型ウェル領域、４・・・フィールド絶
縁膜、５・・・ゲート絶縁膜、６・・・ゲート電極、７
・・・Ｐ゛型半導体領域、８・・・ｎ°型半導体領域、
１１．１２．　ｌｌａ・・・金属膜、１３・・・積層配
線、Ｑｐ・・・ｐチャネルＭＩＳＦＥＴ、Ｑｎ−ｎチャ
ネルＭＩＳＦＥＴである。

Claims (1)

1. 【特許請求の範囲】 １、チタン−タングステン合金膜で形成された第１金属
   膜上にアルミニウム膜又はアルミニウム合金膜で形成さ
   れた第２金属膜を積層した２層構造の積層配線を有する
   半導体集積回路装置において、前記積層配線の第１金属
   膜のチタン含有量を０．１〜２．０重量％の範囲内で構
   成したことを特徴とする半導体集積回路装置。 ２、チタン−タングステン合金膜で形成された第１金属
   膜上にアルミニウム膜又はアルミニウム合金膜で形成さ
   れた第２金属膜を介在してチタン−タングステン合金膜
   で形成された第３金属膜を積層した３層構造の積層配線
   を有する半導体集積回路装置において、前記積層配線の
   第１金属膜、第３金属膜の夫々のチタン含有量を０．１
   〜２．０重量％の範囲内で構成したことを特徴とする半
   導体集積回路装置。