JPH04130740A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04130740A JPH04130740A JP2253190A JP25319090A JPH04130740A JP H04130740 A JPH04130740 A JP H04130740A JP 2253190 A JP2253190 A JP 2253190A JP 25319090 A JP25319090 A JP 25319090A JP H04130740 A JPH04130740 A JP H04130740A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- printed wiring
- wiring board
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/581—Auxiliary members, e.g. flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体チップ搭載用に用いられる半導体パ
ッケージ関するものであり、特に半導体チップの搭載部
の構造に関する。
ッケージ関するものであり、特に半導体チップの搭載部
の構造に関する。
プリント配線板から形成された半導体パッケージにおい
て、半導体チップが搭載される部分は通常凹部状の窪み
をなしている。このことは実開昭６１−１３９３８号公
報に示されており、第５図にその斜視図を、第６図にこ
の半導体パッケージに半導体チップを実装したものの断
面図を示す。
て、半導体チップが搭載される部分は通常凹部状の窪み
をなしている。このことは実開昭６１−１３９３８号公
報に示されており、第５図にその斜視図を、第６図にこ
の半導体パッケージに半導体チップを実装したものの断
面図を示す。
このプリント配線板１の一方の表面の中央に半導体チッ
プ搭載部１０が凹部状に形成され、この凹部の端から外
側に放射状に配設された導体回路５．５、・・・を有し
、この導体回路５．５、・・・はそれぞれの外部端子６
．６、・・・と接合されたものである。この半導体パッ
ケージにおいて、プリント配線板１の中央に形成された
凹部の半導体チップ搭載部１０、この搭載部１０に半導
体チップ９を導電性の接着剤７で固着した場合、余分な
導電性の接着剤７が半導体チップ９からはみ出しても半
導体チップ搭載部１０の凹部内で処理でき、プリント配
線板１の表面に配設された導体回路５．５・・・の短絡
するのを阻止できる。しかし、このために半導体チップ
搭載部ＩＯを凹部状に座ぐり切削加工する必要がある。
プ搭載部１０が凹部状に形成され、この凹部の端から外
側に放射状に配設された導体回路５．５、・・・を有し
、この導体回路５．５、・・・はそれぞれの外部端子６
．６、・・・と接合されたものである。この半導体パッ
ケージにおいて、プリント配線板１の中央に形成された
凹部の半導体チップ搭載部１０、この搭載部１０に半導
体チップ９を導電性の接着剤７で固着した場合、余分な
導電性の接着剤７が半導体チップ９からはみ出しても半
導体チップ搭載部１０の凹部内で処理でき、プリント配
線板１の表面に配設された導体回路５．５・・・の短絡
するのを阻止できる。しかし、このために半導体チップ
搭載部ＩＯを凹部状に座ぐり切削加工する必要がある。
座ぐり加工部分のプリント配線板１は樹脂と基材の接着
状態は均質でないために、半導体チップ搭載部の表面と
しては樹脂の剥離脱落や基材の毛羽立ちなどが多く発生
し、適しているとは言えなかった。また、座ぐり部分を
金属めっき加工する場合にも、これらのためにめっきピ
ンホールや剥離などの問題を生じる原因になりていた。
状態は均質でないために、半導体チップ搭載部の表面と
しては樹脂の剥離脱落や基材の毛羽立ちなどが多く発生
し、適しているとは言えなかった。また、座ぐり部分を
金属めっき加工する場合にも、これらのためにめっきピ
ンホールや剥離などの問題を生じる原因になりていた。
プリント配線板から形成される半導体パッケージにおい
て、座ぐり加工することなく半導体チップをプリント配
線板の表面に搭載できる半導体パッケージを提供するこ
とにある。
て、座ぐり加工することなく半導体チップをプリント配
線板の表面に搭載できる半導体パッケージを提供するこ
とにある。
本発明は前記課題を解決するための半導体パッケージで
あり、プリント配線板から形成される半導体パッケージ
において、半導体チップの搭載部分の外側のダイパッド
に環状の溝を有することを特徴とする半導体パンケージ
と半導体チップの搭載部分の外側のダイパッドに形成さ
れた環状の溝を有し、かつ溝の外側の環状のダイパッド
表面に絶縁性樹脂層を有することを特徴とする半導体パ
ッケージと半導体チップの搭載部分の外側に凸状で環状
に絶縁性樹脂層を有することを特徴とする半導体パッケ
ージを提供することにある。
あり、プリント配線板から形成される半導体パッケージ
において、半導体チップの搭載部分の外側のダイパッド
に環状の溝を有することを特徴とする半導体パンケージ
と半導体チップの搭載部分の外側のダイパッドに形成さ
れた環状の溝を有し、かつ溝の外側の環状のダイパッド
表面に絶縁性樹脂層を有することを特徴とする半導体パ
ッケージと半導体チップの搭載部分の外側に凸状で環状
に絶縁性樹脂層を有することを特徴とする半導体パッケ
ージを提供することにある。
以下、本発明を図面に基づいて説明する。
第１図は本発明の一実施例の平面図で、第２図はその断
面図に半導体チップを実装した場合のものである。
面図に半導体チップを実装した場合のものである。
銅張り積層板から作られたプリント配線板を基板として
形成された半導体チップキャリアであり、プリント配線
板ｌの一方の表面の中央に半導体チップが搭載されるダ
イパッド２として銅箔層が半導体チップの形状に応じて
、特に限定しないが通常四角形状で配設され、この銅箔
層のダイパッド２の半導体チップ搭載部の外側のダイパ
ッド部分において四角形の環状に銅箔層のない溝３がそ
の外側にダイパッド２が額縁状に残存するように形成さ
れ、この額縁状に形成さたダイパッド２の銅箔層の外側
から放射状に配設された導体回路５．５・・・を有し、
この導体回路５．５・・・はそれぞれの外部端子６．６
、・・・と接合されたものである。
形成された半導体チップキャリアであり、プリント配線
板ｌの一方の表面の中央に半導体チップが搭載されるダ
イパッド２として銅箔層が半導体チップの形状に応じて
、特に限定しないが通常四角形状で配設され、この銅箔
層のダイパッド２の半導体チップ搭載部の外側のダイパ
ッド部分において四角形の環状に銅箔層のない溝３がそ
の外側にダイパッド２が額縁状に残存するように形成さ
れ、この額縁状に形成さたダイパッド２の銅箔層の外側
から放射状に配設された導体回路５．５・・・を有し、
この導体回路５．５・・・はそれぞれの外部端子６．６
、・・・と接合されたものである。
プリント配線板１の中央に配設された半導体チップが搭
載されるダイパッド２は、プリント配線板の回路形成加
工の際に導体回路５と同様に銅箔材料がそのまま残るよ
うに加工して得ることができ、ダイパッド２に環状に形
成される溝３も回路形成加工の際にエッチングレジソト
を銅箔表面に被覆しないで銅をエツチング除去すること
により回路形成と同時に容易に得ることが出来る。
載されるダイパッド２は、プリント配線板の回路形成加
工の際に導体回路５と同様に銅箔材料がそのまま残るよ
うに加工して得ることができ、ダイパッド２に環状に形
成される溝３も回路形成加工の際にエッチングレジソト
を銅箔表面に被覆しないで銅をエツチング除去すること
により回路形成と同時に容易に得ることが出来る。
なお、銅箔の厚み以上の溝の深さを必要とするときは、
前記溝３をガイドとしてルータ−マシンなどによってさ
らに、深い溝を加工することもできる。
前記溝３をガイドとしてルータ−マシンなどによってさ
らに、深い溝を加工することもできる。
この半導体パッケージは半導体チップの搭載されるダイ
パッド２が、導体回路５とおなし銅箔層なので、その表
面は平滑で半導体チップの搭載に適している。同時に、
ダイパッド２を金属めっきするのにも好適な素地を与え
るのである。
パッド２が、導体回路５とおなし銅箔層なので、その表
面は平滑で半導体チップの搭載に適している。同時に、
ダイパッド２を金属めっきするのにも好適な素地を与え
るのである。
以上、ダイパッド２に環状の溝３を配設したことにより
、半導体チップ９を実装する際に用いる導電性の接着剤
７が溢れ出てもこの溝３の外側のダイパッド２の銅箔層
よって堰き止めることができ、ダイパッド２の銅箔層の
外側から放射状に配設された導体回路５に短絡は生じな
かった。
、半導体チップ９を実装する際に用いる導電性の接着剤
７が溢れ出てもこの溝３の外側のダイパッド２の銅箔層
よって堰き止めることができ、ダイパッド２の銅箔層の
外側から放射状に配設された導体回路５に短絡は生じな
かった。
第３図には本発明の他の一実施例の断面図で半導体チッ
プを実装した場合のものである。このプリント配線板は
、前記実施例のプリント配線板１のダイパッド２に形成
された環状の溝３の外側に額縁状に形成さたダイパッド
２の銅箔層の表面に絶縁性樹脂層８が配設され、その外
側から放射状に形成された導体回路５．５、・・・を有
し、この導体回路５．５・・・はそれぞれの外部端子６
．６・・・と接合されたものである。
プを実装した場合のものである。このプリント配線板は
、前記実施例のプリント配線板１のダイパッド２に形成
された環状の溝３の外側に額縁状に形成さたダイパッド
２の銅箔層の表面に絶縁性樹脂層８が配設され、その外
側から放射状に形成された導体回路５．５、・・・を有
し、この導体回路５．５・・・はそれぞれの外部端子６
．６・・・と接合されたものである。
鋼箔層からなるダイパッドの２の配設は前記と同様で、
このダイパッド２の周縁部の額縁状の銅箔層の表面にお
いて額縁状に配設された絶縁性樹脂層８は、ガラス布基
材エポキシ樹脂積層板を額縁状に加工したものに、エポ
キシ樹脂接着剤を塗布し貼り合わせた後、加熱して固着
する方法で配設した。なお、この接着側用樹脂としては
、エポキシ樹脂以外に、フェノール樹脂、ポリイミド樹
脂、および、これらの変性樹脂などを主要成分としたも
のを用いることができる。その用い方は、前記の絶縁性
樹脂層８に予め塗布したもの以外に、予め塗布し半硬化
させたもの、または、前記ダイパッド２の銅箔層に予め
塗布したもの、予め塗布し半硬化させたものなど適宜選
択して用いることができる。また、ガラス布基材エポキ
シ樹脂積層板用のプリプレグを額縁状に加工したものを
加熱加圧して貼り合わせる方法などによって配設するこ
ともできる。
このダイパッド２の周縁部の額縁状の銅箔層の表面にお
いて額縁状に配設された絶縁性樹脂層８は、ガラス布基
材エポキシ樹脂積層板を額縁状に加工したものに、エポ
キシ樹脂接着剤を塗布し貼り合わせた後、加熱して固着
する方法で配設した。なお、この接着側用樹脂としては
、エポキシ樹脂以外に、フェノール樹脂、ポリイミド樹
脂、および、これらの変性樹脂などを主要成分としたも
のを用いることができる。その用い方は、前記の絶縁性
樹脂層８に予め塗布したもの以外に、予め塗布し半硬化
させたもの、または、前記ダイパッド２の銅箔層に予め
塗布したもの、予め塗布し半硬化させたものなど適宜選
択して用いることができる。また、ガラス布基材エポキ
シ樹脂積層板用のプリプレグを額縁状に加工したものを
加熱加圧して貼り合わせる方法などによって配設するこ
ともできる。
なお、絶縁性樹脂層は、ガラス布基材エポキシ樹脂に限
定するのもではなく、後述するプリント配線板用の樹脂
や基材を適宜選択して用いることができる。また、これ
らの樹脂フィルムやシート物を用いることもできる。
定するのもではなく、後述するプリント配線板用の樹脂
や基材を適宜選択して用いることができる。また、これ
らの樹脂フィルムやシート物を用いることもできる。
この半導体パッケージにおいては、ダイパッド２に半導
体チップを導電性の接着剤７で実装した場合、この接着
剤７が溢れて出ても、前記溝３と、凸部状で額縁状の絶
縁性樹脂層８によって、接着剤７がさらに外にのはみ出
るのを堰き止めることができた。
体チップを導電性の接着剤７で実装した場合、この接着
剤７が溢れて出ても、前記溝３と、凸部状で額縁状の絶
縁性樹脂層８によって、接着剤７がさらに外にのはみ出
るのを堰き止めることができた。
また、前記絶縁性樹脂層８がプリント配線板１０表面に
凸状に形成されているために、半導体チップ９と導体回
路５をワイヤー４を接続した後、この半導体チップ９を
保護するためにおこなう樹脂封止の樹脂封止成形加工時
にワイヤー４が変形した場合も、この凸状に配設された
絶縁性樹脂層８によって絶縁が確保でき電気的不良の発
生を防止しすることができた。
凸状に形成されているために、半導体チップ９と導体回
路５をワイヤー４を接続した後、この半導体チップ９を
保護するためにおこなう樹脂封止の樹脂封止成形加工時
にワイヤー４が変形した場合も、この凸状に配設された
絶縁性樹脂層８によって絶縁が確保でき電気的不良の発
生を防止しすることができた。
第４図も本発明の他の一実施例の断面図で半導体チップ
を実装した場合のものである。このプリント配線板は、
その一方の表面の中央に半導体チップが搭載されるダイ
パッド２を有し、このダイパッド２は銅箔層からなり半
導体チップの形状に応じて特に限定しないが通常四角形
状で配設され、このダイパッド２の銅箔層の表面におい
て半導体チップ搭載部の外側のダイパッド２の周囲端部
に凸部状で額縁状に配設された絶縁樹脂層８とその外側
から放射状に形成された導体回路５．５、・・・を有し
、この導体回路５．５・・・はそれぞれの外部端子６．
６、・・・と接合されたものである。
を実装した場合のものである。このプリント配線板は、
その一方の表面の中央に半導体チップが搭載されるダイ
パッド２を有し、このダイパッド２は銅箔層からなり半
導体チップの形状に応じて特に限定しないが通常四角形
状で配設され、このダイパッド２の銅箔層の表面におい
て半導体チップ搭載部の外側のダイパッド２の周囲端部
に凸部状で額縁状に配設された絶縁樹脂層８とその外側
から放射状に形成された導体回路５．５、・・・を有し
、この導体回路５．５・・・はそれぞれの外部端子６．
６、・・・と接合されたものである。
この場合の作り方は、前記の第３図の実施例に準じて行
うことができ、この半導体パッケージも前記二つの実施
例と同様半導体チップ接着用の接着剤の溢れだしを堰き
止める効果を有した。
うことができ、この半導体パッケージも前記二つの実施
例と同様半導体チップ接着用の接着剤の溢れだしを堰き
止める効果を有した。
次に、プリント配線板の使用材料について述べる。プリ
ント配線板としては、基材に樹脂を含浸乾燥して得られ
たプリプレグの樹脂を硬化させて用いることができる。
ント配線板としては、基材に樹脂を含浸乾燥して得られ
たプリプレグの樹脂を硬化させて用いることができる。
プリント配線板の樹脂としては耐熱性、耐湿性に優れか
つ樹脂純度、特にイオン性不純物の少ないものが好まし
い、具体的にはエポキシ樹脂、ポリイミド樹脂、フッ素
樹脂、ポリフェニレンオキサイド樹脂などの樹脂の単独
または、変性などの樹脂が適している。なお、プリント
配線板の基材としては、紙よりガラス繊維などの無機材
料の方が耐熱性、耐湿性などに優れ好ましい。
つ樹脂純度、特にイオン性不純物の少ないものが好まし
い、具体的にはエポキシ樹脂、ポリイミド樹脂、フッ素
樹脂、ポリフェニレンオキサイド樹脂などの樹脂の単独
または、変性などの樹脂が適している。なお、プリント
配線板の基材としては、紙よりガラス繊維などの無機材
料の方が耐熱性、耐湿性などに優れ好ましい。
プリント配線板の表面に配設された導体回路としては銅
、アルミニウム、鉄、ステンレス、真鍮、などの金属箔
をエツチング加工して回路形成して用いることができ、
中でも銅が導電性に優れ特に好ましい０回路形成法は、
前記エツチングのサブトラクティブ法に限定するもので
はなくアディティブ法、セミアデイティブ法など種々の
方法を用いることができる。
、アルミニウム、鉄、ステンレス、真鍮、などの金属箔
をエツチング加工して回路形成して用いることができ、
中でも銅が導電性に優れ特に好ましい０回路形成法は、
前記エツチングのサブトラクティブ法に限定するもので
はなくアディティブ法、セミアデイティブ法など種々の
方法を用いることができる。
本発明のプリント配線板は、半導体チップ搭載用として
用いることができるので、実施例で示したプリント配線
板で形成されるプラスチックビングリッドアレイ、プラ
スチックリードレスチップキャリア、および半導体チッ
プオンボードの基板として有用なものである。
用いることができるので、実施例で示したプリント配線
板で形成されるプラスチックビングリッドアレイ、プラ
スチックリードレスチップキャリア、および半導体チッ
プオンボードの基板として有用なものである。
プリント配線板に形成されたダイパッドに配設された溝
や、絶縁性樹脂層によって、ダイパッドに半導体チップ
を実装するのに使用する導電性の接着剤のはみ出し分が
、この溝に落ち込み溝より外にはみ出ない、絶縁性樹脂
層の凸形状で導電性の接着剤のはみ出し分が、この凸形
状で堰き止められ流出を阻止するので絶縁性樹脂層より
外にはみ出さないのである。
や、絶縁性樹脂層によって、ダイパッドに半導体チップ
を実装するのに使用する導電性の接着剤のはみ出し分が
、この溝に落ち込み溝より外にはみ出ない、絶縁性樹脂
層の凸形状で導電性の接着剤のはみ出し分が、この凸形
状で堰き止められ流出を阻止するので絶縁性樹脂層より
外にはみ出さないのである。
絶縁性樹脂層の凸部形状は、半導体チップを封止保護す
る成形材料の成形時の流れによってワイヤーが接触する
のを阻止する作用も有する。
る成形材料の成形時の流れによってワイヤーが接触する
のを阻止する作用も有する。
ダイパッドは、プリント配線板の金属箔層をそのまま使
用するので、回路形成と同様に行うことができ、その加
工は容易で既存の公知技術で行うことができるのである
。また、ダイパッドを金属めっきする場合もめっきに適
した平滑な表面を提供するものである。
用するので、回路形成と同様に行うことができ、その加
工は容易で既存の公知技術で行うことができるのである
。また、ダイパッドを金属めっきする場合もめっきに適
した平滑な表面を提供するものである。
本発明によって、プリント配線板から形成される半導体
パッケージにおいて、座ぐり加工することなく半導体チ
ップをプリント配線板の表面に搭載できる半導体パッケ
ージが得られる。
パッケージにおいて、座ぐり加工することなく半導体チ
ップをプリント配線板の表面に搭載できる半導体パッケ
ージが得られる。
第１図は本発明の一実施例を示す斜視図、第２図は第１
図に半導体チップを搭載した一実施例の断面図、 第３図は本発明の他の一実施例の断面図、第４図も本発
明の他の一実施例の断面図、第５図は一従来例の斜視図
、 第６図は第５図に半導体チップを搭載したー従来例の断
面図をそれぞれ示す。 ・・・プリント配線板 ・・・ダイパッド ・・・溝 ・・・ワイヤー ・・・導体回路 ・・・外部端子 ・・・接着剤 ・・・絶縁性樹脂層 ・・・半導体チップ ・・・半導体チップ搭載部 特許出願人 松下電工株式会社 代理人弁理士 佐藤 成示（ほか１名）箒１ 図 １１２図 １３図 １４図 １１５図 １６図
図に半導体チップを搭載した一実施例の断面図、 第３図は本発明の他の一実施例の断面図、第４図も本発
明の他の一実施例の断面図、第５図は一従来例の斜視図
、 第６図は第５図に半導体チップを搭載したー従来例の断
面図をそれぞれ示す。 ・・・プリント配線板 ・・・ダイパッド ・・・溝 ・・・ワイヤー ・・・導体回路 ・・・外部端子 ・・・接着剤 ・・・絶縁性樹脂層 ・・・半導体チップ ・・・半導体チップ搭載部 特許出願人 松下電工株式会社 代理人弁理士 佐藤 成示（ほか１名）箒１ 図 １１２図 １３図 １４図 １１５図 １６図
Claims (3)
- （１）プリント配線板から形成される半導体パッケージ
において、半導体チップの搭載部分の外側のダイパッド
に環状の溝を有することを特徴とする半導体パッケージ
。 - （２）プリント配線板から形成される半導体パッケージ
において、半導体チップの搭載部分の外側のダイパッド
に形成された環状の溝を有し、かつ溝の外側の環状のダ
イパッド表面に絶縁性樹脂層を有することを特徴とする
半導体パッケージ。 - （３）プリント配線板から形成される半導体パッケージ
において、半導体チップの搭載部分の外側に凸状で環状
に絶縁性樹脂層を有することを特徴とする半導体パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253190A JPH04130740A (ja) | 1990-09-21 | 1990-09-21 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253190A JPH04130740A (ja) | 1990-09-21 | 1990-09-21 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130740A true JPH04130740A (ja) | 1992-05-01 |
Family
ID=17247802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253190A Pending JPH04130740A (ja) | 1990-09-21 | 1990-09-21 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130740A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311749A (ja) * | 2006-04-19 | 2007-11-29 | Nichia Chem Ind Ltd | 半導体装置 |
| JP2008153610A (ja) * | 2006-11-22 | 2008-07-03 | Nichia Chem Ind Ltd | 半導体装置 |
| US8124881B2 (en) * | 2008-02-27 | 2012-02-28 | Kyocera Corporation | Printed board and portable electronic device which uses this printed board |
| JP2015053442A (ja) * | 2013-09-09 | 2015-03-19 | 三菱電機株式会社 | 半導体装置 |
| CN111010815A (zh) * | 2019-12-27 | 2020-04-14 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片埋入式线路板及其加工方法、加工装置 |
-
1990
- 1990-09-21 JP JP2253190A patent/JPH04130740A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311749A (ja) * | 2006-04-19 | 2007-11-29 | Nichia Chem Ind Ltd | 半導体装置 |
| EP1848045A3 (en) * | 2006-04-19 | 2012-07-18 | Nichia Corporation | Housing for semiconductor light emitting or receiving device |
| JP2008153610A (ja) * | 2006-11-22 | 2008-07-03 | Nichia Chem Ind Ltd | 半導体装置 |
| US8124881B2 (en) * | 2008-02-27 | 2012-02-28 | Kyocera Corporation | Printed board and portable electronic device which uses this printed board |
| JP2015053442A (ja) * | 2013-09-09 | 2015-03-19 | 三菱電機株式会社 | 半導体装置 |
| CN111010815A (zh) * | 2019-12-27 | 2020-04-14 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片埋入式线路板及其加工方法、加工装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| JPH0378795B2 (ja) | ||
| JPH04130740A (ja) | 半導体パッケージ | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JPS61287152A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPH08125295A (ja) | 金属ベース回路基板 | |
| KR100355746B1 (ko) | 반도체 패키지 제조용 부재 및 그 제조 방법 | |
| JPH036096A (ja) | 回路基板 | |
| JPS62114251A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPH0360191B2 (ja) | ||
| JPH1092964A (ja) | 半導体装置 | |
| JPS61287131A (ja) | 電子素子用チツプキヤリア | |
| JP2001094018A (ja) | 半導体パッケージ及びその製法 | |
| JPS60236280A (ja) | 配線用板 | |
| JPH0645346U (ja) | 半導体装置 | |
| JPS61287128A (ja) | 電子素子用チツプキヤリア | |
| JPH05218642A (ja) | 回路基板の製造方法 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH0322700B2 (ja) | ||
| JPH03238850A (ja) | プリント配線板 | |
| JPS58225697A (ja) | 金属ベ−スプリント配線板の製造方法 | |
| JPH0379867B2 (ja) |