JPH04137632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04137632A JPH04137632A JP25750590A JP25750590A JPH04137632A JP H04137632 A JPH04137632 A JP H04137632A JP 25750590 A JP25750590 A JP 25750590A JP 25750590 A JP25750590 A JP 25750590A JP H04137632 A JPH04137632 A JP H04137632A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- semiconductor device
- impurities
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造工程において半導体ウェーハ中に熱拡
散した重金属不純物を除去する方法に関し、 半導体装置の製造工程において半導体ウェーハ中に熱拡
散した重金属不純物を除去してリーク電流を少なくし、
微細化しても優れた素子特性を有する半導体装置を製造
しうるようにする方法を提供することを目的とし、 １導電型の半導体層の表層に、直接、前記の１導電型の
不純物を高濃度に導入して熱処理をなした後、導入され
た前記の１導電型の不純物の存在する表層を除去するよ
うに構成する。
散した重金属不純物を除去する方法に関し、 半導体装置の製造工程において半導体ウェーハ中に熱拡
散した重金属不純物を除去してリーク電流を少なくし、
微細化しても優れた素子特性を有する半導体装置を製造
しうるようにする方法を提供することを目的とし、 １導電型の半導体層の表層に、直接、前記の１導電型の
不純物を高濃度に導入して熱処理をなした後、導入され
た前記の１導電型の不純物の存在する表層を除去するよ
うに構成する。
〔産業上の利用分野］
本発明は、半導体装置の製造工程において半導体ウェー
ハ中に熱拡散した重金属不純物を除去する方法に関する
。
ハ中に熱拡散した重金属不純物を除去する方法に関する
。
〔従来の技術］
半導体装置の製造プロセスにおいては、半導体ウェーハ
にＬＯＣＯ３法を使用して素子分離用のフィールド酸化
膜を形成した後、活性領域にρｎ接合領域や酸化膜等を
形成する多くの複雑な工程が実行されるため、その過程
において第４図（ａ）に示すようにウェーハ表面に付着
した重金属不純物は、加熱工程において第４図（ｂ）に
示すようにウェーハ表面に拡散し、特に、歪の大きいフ
ィールド酸化膜２のエツジ部に多く蓄積される。
にＬＯＣＯ３法を使用して素子分離用のフィールド酸化
膜を形成した後、活性領域にρｎ接合領域や酸化膜等を
形成する多くの複雑な工程が実行されるため、その過程
において第４図（ａ）に示すようにウェーハ表面に付着
した重金属不純物は、加熱工程において第４図（ｂ）に
示すようにウェーハ表面に拡散し、特に、歪の大きいフ
ィールド酸化膜２のエツジ部に多く蓄積される。
なお、第４図において１は例えばｐ型のシリコンウェー
ハであり、２ばフィールド絶縁膜であり、３は例えばｎ
型の不純物の導入されたｎ゛型半導体層である。
ハであり、２ばフィールド絶縁膜であり、３は例えばｎ
型の不純物の導入されたｎ゛型半導体層である。
フィールド酸化膜２のエツジ部に蓄積された重金属不純
物は、半導体素子の寸法が大きいときにはあまり問題に
ならなかったが、ＬＳＩの高集積化に伴って、ＬＳＩを
構成する個々の半導体素子の寸法が小さくなり、素子の
単位面積当りの周辺長の長さが大きくなると、第５図に
示すようにリーク電流密度が増加して素子特性に悪影響
を及ぼすようになってきた。
物は、半導体素子の寸法が大きいときにはあまり問題に
ならなかったが、ＬＳＩの高集積化に伴って、ＬＳＩを
構成する個々の半導体素子の寸法が小さくなり、素子の
単位面積当りの周辺長の長さが大きくなると、第５図に
示すようにリーク電流密度が増加して素子特性に悪影響
を及ぼすようになってきた。
半導体素子の面積がＩ／Ｋになると、比例縮小則により
周辺長と面積との比はに倍になり、素子周辺からのリー
ク電流密度もは−に倍になるので、今後さらに素子の微
細化が進むにつれ、活性領域周辺部に蓄積された重金属
不純物による悪影響はますます大きくなってくる。
周辺長と面積との比はに倍になり、素子周辺からのリー
ク電流密度もは−に倍になるので、今後さらに素子の微
細化が進むにつれ、活性領域周辺部に蓄積された重金属
不純物による悪影響はますます大きくなってくる。
本発明の目的は、この問題を解消することにあり、半導
体装置の製造工程において半導体ウェーハ中に熱拡散し
た重金属不純物を除去してリーク電流を少なくし、微細
化しても優れた素子特性を有する半導体装置を製造しう
るようにする方法を提供することにある。
体装置の製造工程において半導体ウェーハ中に熱拡散し
た重金属不純物を除去してリーク電流を少なくし、微細
化しても優れた素子特性を有する半導体装置を製造しう
るようにする方法を提供することにある。
〔課題を解決するための手段］
上記の目的は、１導電型の半導体層（３）の表層（４）
に、直接、前記の１導電型の不純物を高濃度に導入して
熱処理をなした後、導入された前記の１導電型の不純物
の存在する表層（４）を除去する半導体装置の製造方法
によって達成される。
に、直接、前記の１導電型の不純物を高濃度に導入して
熱処理をなした後、導入された前記の１導電型の不純物
の存在する表層（４）を除去する半導体装置の製造方法
によって達成される。
なお、前記の導入される元素はヒ素、ホウ素、リン、ア
ンチモンの群から選択され、また、前記の不純物の導入
される前記の表層（４）の厚さは１００〜２００人であ
ることが好適である。また、前記の表層（４）を除去す
る方法は湿式法、反応性ドライエツチング法、または、
機械的除去方法のいずれを使用してもよい。
ンチモンの群から選択され、また、前記の不純物の導入
される前記の表層（４）の厚さは１００〜２００人であ
ることが好適である。また、前記の表層（４）を除去す
る方法は湿式法、反応性ドライエツチング法、または、
機械的除去方法のいずれを使用してもよい。
第１図に示すように、１導電型の半導体層３の表層４に
、酸化膜を介することなく直接ｌ導電型の不純物を高濃
度に浅くイオン注入すると、１導電型の半導体層３の表
層４に格子欠陥が高密度に発生し、こ＼にウェーハ中に
熱拡散している重金属不純物がゲッタリングされること
を本願発明の発明者は見出した。そこで、重金属不純物
がゲッタリングされた１導電型の半導体層の表層４を湿
式法、反応性ドライエツチング法、または、機械的除去
方法等を使用して第１図（ｂ）に示すように、選択的に
除去すれば、重金属不純物が除去され、従ってリーク電
流の少ない優れた素子特定の半導体素子が形成される。
、酸化膜を介することなく直接ｌ導電型の不純物を高濃
度に浅くイオン注入すると、１導電型の半導体層３の表
層４に格子欠陥が高密度に発生し、こ＼にウェーハ中に
熱拡散している重金属不純物がゲッタリングされること
を本願発明の発明者は見出した。そこで、重金属不純物
がゲッタリングされた１導電型の半導体層の表層４を湿
式法、反応性ドライエツチング法、または、機械的除去
方法等を使用して第１図（ｂ）に示すように、選択的に
除去すれば、重金属不純物が除去され、従ってリーク電
流の少ない優れた素子特定の半導体素子が形成される。
なお、第１図において１は反対導電型の半導体ウェーハ
であり、２はフィールド酸化膜である。
であり、２はフィールド酸化膜である。
以下、図面を参照しつ一１本発明の一実施例に係る重金
属不純物の除去方法を、ｐ型シリコンウェーハにｐチャ
ンネル型電界効果トランジスタを形成する場合を例にし
て説明する。
属不純物の除去方法を、ｐ型シリコンウェーハにｐチャ
ンネル型電界効果トランジスタを形成する場合を例にし
て説明する。
第２図（ａ）参照
ｐ型シリコンウェーハ１に、ＬＯＣＯ３法を使用して素
子分離用のフィールド酸化膜２を６，０００人厚に形成
する。
子分離用のフィールド酸化膜２を６，０００人厚に形成
する。
第２図（ｂ）参照
イオン注入時の半導体層の保護を目的として熱酸化膜５
を２００人厚に形成し、ヒ素イオンを注入エネルギー８
０ＫｅＶ、ドーズ量４Ｘ１０”ｃ ｍ−”をもってイオ
ン注入してｎ１型半導体層３を形成する。
を２００人厚に形成し、ヒ素イオンを注入エネルギー８
０ＫｅＶ、ドーズ量４Ｘ１０”ｃ ｍ−”をもってイオ
ン注入してｎ１型半導体層３を形成する。
第２図（ｃ）参照
保護用の酸化！１５を除去し、ヒ素イオンを注入エネル
ギー４０ ＫｅＶ、 ドーズ量Ｉ Ｘ １０”ｃｍ−
’をもってイオン注入し、ｎ゛型型溝導体層３表層４に
１０ｎｍ厚程度のｎ”型半導体層を形成する。
ギー４０ ＫｅＶ、 ドーズ量Ｉ Ｘ １０”ｃｍ−
’をもってイオン注入し、ｎ゛型型溝導体層３表層４に
１０ｎｍ厚程度のｎ”型半導体層を形成する。
第２図（ｄ）参照
前記のシリコンウェーハ１を硝酸とフン酸と水とを６０
：０．０２５ ： ４０の割合で混合した弗硝酸に室
温（２５℃）において５分間浸漬してｎ”型の表層４を
工・ンチング除去する。なお、このエツチング液のシリ
コンと二酸化シリコンとに対するエツチング速度比は１
６：１であるので、１０ｎｍ厚のｎ”型の表層４を除去
するときにフィールド酸化膜２は６人程度しかエツチン
グされず、殆ど影響を受けない。また、このエツチング
液のｎ”型半導体層４とｎ゛型型溝導体層３に対するエ
ツチング速度比は１０’：１であるため、ｎ”型半導体
層４が除去されてエツチングがｎ゛型型溝導体層３到達
するとエツチングは自動的に停止する。なお、湿式エツ
チング液としては、前記の弗硝酸の他に、苛性カリ、ア
ンモニア水と過酸化水素水との混合液等を使用すること
ができる。
：０．０２５ ： ４０の割合で混合した弗硝酸に室
温（２５℃）において５分間浸漬してｎ”型の表層４を
工・ンチング除去する。なお、このエツチング液のシリ
コンと二酸化シリコンとに対するエツチング速度比は１
６：１であるので、１０ｎｍ厚のｎ”型の表層４を除去
するときにフィールド酸化膜２は６人程度しかエツチン
グされず、殆ど影響を受けない。また、このエツチング
液のｎ”型半導体層４とｎ゛型型溝導体層３に対するエ
ツチング速度比は１０’：１であるため、ｎ”型半導体
層４が除去されてエツチングがｎ゛型型溝導体層３到達
するとエツチングは自動的に停止する。なお、湿式エツ
チング液としては、前記の弗硝酸の他に、苛性カリ、ア
ンモニア水と過酸化水素水との混合液等を使用すること
ができる。
以下、図示しないが、周知の方法を使用して、ゲート酸
化膜及びゲート電極を形成し、ゲート電極をマスクとし
て不純物ボロンをイオン注入してｐ型のソース・ドレイ
ンを形成し、さらにソース・ドレイン電極を形成してｐ
チャンネル型電界効果トランジスタを完成する。
化膜及びゲート電極を形成し、ゲート電極をマスクとし
て不純物ボロンをイオン注入してｐ型のソース・ドレイ
ンを形成し、さらにソース・ドレイン電極を形成してｐ
チャンネル型電界効果トランジスタを完成する。
第３図参照
第３図は素子の単位面積当りの周辺長と接合リーク電流
密度との関係を示すグラフであ名。図中にＡをもって示
すグラフは本発明に係る方法を使用して重金属不純物を
除去して製造した素子の測定結果であり、図中にＢをも
って示す従来技術に係る素子の接合リーク電流密度に比
べて大幅に減少し、例えば面積に対する周辺長が８５０
ｃ ｍ”’の場合には４０％も低減した。
密度との関係を示すグラフであ名。図中にＡをもって示
すグラフは本発明に係る方法を使用して重金属不純物を
除去して製造した素子の測定結果であり、図中にＢをも
って示す従来技術に係る素子の接合リーク電流密度に比
べて大幅に減少し、例えば面積に対する周辺長が８５０
ｃ ｍ”’の場合には４０％も低減した。
なお、ゲッタリング領域であるｎ ＋−型の表層４の除
去には、上記の湿式エツチング法の他に、四フッ化炭素
、四塩化炭素等を反応性ガスとして使用する反応性ドラ
イエツチング法を使用してもよ（、また、二酸化シリコ
ン粉末とアンモニア水との混合物を使用して研磨するメ
カノケミカル研磨法等の機械的方法を使用してもよい。
去には、上記の湿式エツチング法の他に、四フッ化炭素
、四塩化炭素等を反応性ガスとして使用する反応性ドラ
イエツチング法を使用してもよ（、また、二酸化シリコ
ン粉末とアンモニア水との混合物を使用して研磨するメ
カノケミカル研磨法等の機械的方法を使用してもよい。
〔発明の効果］
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、１導電型の半導体層の表層に１導電型の
不純物を高濃度に浅く導入して、ウェーハ中に熱拡散し
ている重金属不純物をこの表層にゲッタリングさせ、次
いで、この表層を選択的に除去するので、生成−両結合
中心となる重金属不純物が半導体素子の活性領域から除
去されてフィールド酸化膜のエツジ部からのリーク電流
の発生が抑制されるため、素子特性に悪影響を及ぼすこ
となく半導体素子を微細化して集積度を向上することが
できる。
法においては、１導電型の半導体層の表層に１導電型の
不純物を高濃度に浅く導入して、ウェーハ中に熱拡散し
ている重金属不純物をこの表層にゲッタリングさせ、次
いで、この表層を選択的に除去するので、生成−両結合
中心となる重金属不純物が半導体素子の活性領域から除
去されてフィールド酸化膜のエツジ部からのリーク電流
の発生が抑制されるため、素子特性に悪影響を及ぼすこ
となく半導体素子を微細化して集積度を向上することが
できる。
第１図は、本発明の原理説明図である。
第２図は、本発明の一実施例に係る半導体装置の製造方
法の工程図である。 第３図は、本発明のリーク電流密度と周辺長／面積との
関係を示すグラフである。 第４図は、ウェーハ表面に付着した重金属不純物の熱工
程による拡散を示す図である。 第５図は、従来技術のリーク電流密度と周辺長／面積と
の関係を示すグラフである。 １・・・半導体ウェーハ、 ２・・・フィールド酸化膜、 ３・・・１導電型半導体層（ｎ’型）、４・・・表層（
ｎ°゛型）、 ・酸化膜。
法の工程図である。 第３図は、本発明のリーク電流密度と周辺長／面積との
関係を示すグラフである。 第４図は、ウェーハ表面に付着した重金属不純物の熱工
程による拡散を示す図である。 第５図は、従来技術のリーク電流密度と周辺長／面積と
の関係を示すグラフである。 １・・・半導体ウェーハ、 ２・・・フィールド酸化膜、 ３・・・１導電型半導体層（ｎ’型）、４・・・表層（
ｎ°゛型）、 ・酸化膜。
Claims (1)
- 【特許請求の範囲】 ［１］１導電型の半導体層（３）の表層（４）に、直接
、前記１導電型の不純物を高濃度に導入し、熱処理をな
し、 前記導入された前記１導電型の不純物の存在する前記表
層（４）を除去する 工程を有することを特徴とする半導体装置の製造方法。 ［２］前記導入される元素はヒ素、ホウ素、リン、アン
チモンの群から選択されてなり、前記不純物の導入され
る前記表層（４）の厚さは１００〜２００Åであること
を特徴とする請求項［１］記載の半導体装置の製造方法
。 ［３］前記表層（４）を除去する方法は湿式法であるこ
とを特徴とする請求項［１］または［２］記載の半導体
装置の製造方法。 ［４］前記表層（４）を除去する方法は反応性ドライエ
ッチング法であることを特徴とする請求項［１］または
［２］記載の半導体装置の製造方法。 ［５］前記表層（４）を除去する方法は機械的除去方法
であることを特徴とする請求項［１］または［２］記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25750590A JPH04137632A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25750590A JPH04137632A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137632A true JPH04137632A (ja) | 1992-05-12 |
Family
ID=17307232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25750590A Pending JPH04137632A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19950563A1 (de) * | 1999-10-20 | 2001-05-03 | Infineon Technologies Ag | Verfahren zur Reinigung einer monokristallinen Silizium-Halbleiterscheibe |
| KR100434960B1 (ko) * | 1996-10-02 | 2004-10-14 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1990
- 1990-09-28 JP JP25750590A patent/JPH04137632A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434960B1 (ko) * | 1996-10-02 | 2004-10-14 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| DE19950563A1 (de) * | 1999-10-20 | 2001-05-03 | Infineon Technologies Ag | Verfahren zur Reinigung einer monokristallinen Silizium-Halbleiterscheibe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137632A (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH11162990A (ja) | 半導体装置およびその製造方法 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| JPH01245519A (ja) | 半導体装置の製造方法 | |
| JPS6110993B2 (ja) | ||
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 | |
| JPS5927524A (ja) | 半導体装置の製造方法 | |
| JPH01232718A (ja) | 半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0334332A (ja) | 半導体装置の製造方法 | |
| JPH02285639A (ja) | 半導体装置用ウエハへのゲッタ層の作り込み方法 | |
| JPH08115982A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60236247A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPH01117362A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH0456233A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61198648A (ja) | 半導体装置の製造方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 |