JPH04139718A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、とくに、同相
成長法を用いた絶縁膜上の半導体再結晶化層の製造方法
に関する。

（従来の技術） 基板上の絶縁膜に多結晶もしくはアモルファス半導体膜
を堆積し、これを再結晶化した膜を半導体装置の活性領
域に利用したＳＯＩ構造は、接合容量を実質上なくすこ
とができるため、低電流で動作する高速動作素子として
利用することができる。また、近年、半導体装Ｉｆ（デ
バイス）の発達は目覚ましく、特に、シリコン基板を用
いた半導体デバイスの高集積化、高速化、高機能化には
著しいものがある。

集積度を向上させる有効な方策の一つが、半導体活性層
を多層に積み重ねた構造にデバイスを集積化する３次元
集積回路である。２次元の集積回路は、微細化してくる
と回路が細くなりすぎて誤動作を引き起こす要因が増え
、配線が複雑化して長くなり高速性が失われてくる。

このような微細化の障壁を乗り越えて集積度を上げる最
適な構造の一つがこの３次元集積回路である。積層構造
を利用しているので層間の信号伝達は極めて高速に行わ
れ、また、絶縁層を用いた多層ＳＯＩ構造（＋ｕｌｔｉ
ｌａｙａｒｅｄ　ＳＯＩ　５ｔｒｕｃｔｕｒｅ）の層間
分離方式によって、活性層内の寄生効果は大幅に軽減さ
れる。このため、各層内、層間の回路動作の高速化が進
み、集積回路の性能面の向上は期待できる。

前述したＳｏｌ技術において、絶縁膜上にシリコン膜を
形成する方法としては、たとえば、絶縁膜上に堆積した
多結晶シリコン膜、アモルファスシリコン膜を、電子ビ
ーム、レーザビームあるいはカーボンヒータなどで再結
晶化させる固相成長法などの堆積膜再結晶法、シリコン
単結晶内部に部分的に酸化膜領域を形成し、表面を能動
領域とする、Ｆ　Ｉ　Ｐ　ＯＳ　（ｆｕｌｌ　１ｓｏｌ
ａｔｉｏｎ　ｂｙ　ｐｏｒｏｕｓｏｘｉｄｊｚｅｄ　５
ｉｌｉｃｏｎ）法やＳ　Ｉ　Ｍ　ＯＸ　（ｓｅｐａｒａ
ｔｉｏｎｂｙ　ｉｍｐｌａｎｔｅｄ　ｏｘｙｇｅｎ）法
などが含まれる単結晶分離法、シリコン上のスピネル結
晶上に基板の結晶性を引き継ぎなからシリコン膜を成長
させるエピタキシャル堆積法などが知られている。

半導体再結晶化層の製造方法として、絶縁膜上に堆積さ
れた多結晶シリコンやアモルファスシリコンに代表され
る半導体層を溶融しない低温領域で再結晶化する同相成
長方法を行うと結晶粒が大きくなることが知られており
、しかしながら、再結晶化層の半導体結晶は１虜以下の
微結晶であるため、多結晶シリコンの結晶（〜０．２％
）に比べて大きいものの、素子を形成した場合、単結晶
に比べるとその素子特性は劣るものである。これは結晶
粒が小さいために生じるもので、電子ビーム等を用いて
半導体層を溶融再結晶化する方法に比べて結晶の拡大化
が困難なため、固相成長方法の使用範囲を限定するもの
となっていた。

これまで、半導体再結晶化層の結晶粒径を大きくし、そ
の素子特性の向上を図る手段としてＰ。

Ａｓ、　Ｂ等の不純物を多結晶シリコン層にイオン注入
し、しかるのちに、アニールによりこの多結晶シリコン
層を単結晶シリコンに成長させることが知られている（
特開昭５３−１２２３６１号公報）。　しかし、この方
法ではイオン注入量がｌＸｌ０”ａＪ以上と大きく、ア
ニール温度が８００℃と高いので素子への悪影響が大き
い、また、アニール温度を５５０〜６５０℃程度にする
技術も公知であるが、上記の例と同じくイオン注入量が
多く特性上に問題があった・ （発明が解決しようとする課題） このように従来の再結晶化シリコン層では結晶粒が小さ
いため、素子を形成した場合、その特性が良いものでは
なかった。本発明は、上記事情を考慮してなされたもの
で、結晶粒を効果的に拡大することにより該半導体層に
形成した素子の特性を向上させ、たとえば、　Ｓ　ＯＩ
　　（Ｓｉｌｉｃｏｎ　０ｎＩｎｓｕｌａｔｏｒ）積層
構造の真の利点を充分に発揮させようとすることを目的
とするものである。

〔発明の構成〕

（課題を解決するための手段） 即ち本発明は、絶縁膜上に形成した非晶質半導体層の表
面近傍に不純物導入量ｌＸｌ０”／ｃｊ以上ｌＸｌ０”
１０Ｊ未満の不純物導入を行い、その後の低温熱工程で
結晶粒を拡大し、高い素子特性を持つ素子を形成する半
導体装置の製造方法に特徴をもっている。

（作用） 非晶質半導体層を再結晶化する際、ボロンや燐等の不純
物により効果的に結晶粒を拡大し、その後頁に熱工程を
行って素子特性制御可能となる程度に不純物濃度を拡散
・制御することにより、ここに形成した素子は素子特性
の向上した、高移動度を持つことが可能となる。

（実施例） 以下に本発明の一実施例を図面を用いて説明する。

実施例１ 再結晶化膜作成の基本プロセスの概要を第１図（ａ）〜
（ｄ）に示す、基板１１上に形成した絶縁膜１２（ここ
では５ｉＯ２）を熱酸化により形成する（第１図（ａ）
）、その後、ＬＰＣＶＤ法で多結晶シリコン膜１３を２
０００人堆積する。この特使の温度は６２０℃で行った
（第１図（ｂ））、この後、この膜中に５０ｋｅＶで２
．５Ｘ１０１′（！Ｉｔ−”、１２０ｋｅｖで５．４Ｘ
１０”Ｑｌ−”の２段のシリコンイオン注入を行い、完
全にアモルファス化する。ここでは本発明の特徴である
、シリコンイオン注入の前のＭＯ８素子のチャネル形成
用イオン注入を行う。例えば、ＢＦ、を用い、１５　ｋ
ｅＶ、ドーズ量は３　Ｘ　１０”　ｒｘ−”で行った。

別の実験で燐を１５ｋｅＶ、Ｉ　Ｘ　１０１３ｃｓ−２
のイオン注入を行っても同様の効果が得られることから
−Ｐ＋　ｎ両チャネルのＭＯ８素子を形成できることが
わかった。その後上記のシリコンのイオン注入を行う。

この状態で電子線回折パターンを観察すると、アモルフ
ァス構造特有のハローパターンが見られ、またＴＥＭ（
透過電子顕微鏡）で観察すると、結晶状態に対応するよ
うな格子像は全く見られなかったことにより結晶１４は
完全にアモルファス化していることがわかる（第１図（
Ｃ））。その後６００℃で４０時間の加熱処理を行って
再結晶化層１５を形成する（第１図（ｄ））。この時の
温度は、低温で長時間行う方が大粒径化に効果があるこ
とがわかった。このようにして形成された再結晶化半導
体層に、通常と同様な方法で単体のＭＯ８素子を形成し
た。

素子分離はＬＯＣＯ８法で行った。電極はアルミ配線で
行った。このようにして形成されたＭＯ８素子のうち、
Ｗ／Ｌ＝１０／２μｓのもので素子評価を行った。第２
図にその結果の一部として静特性を示す。この時ゲート
酸化膜厚は３５０人とした。

閾値電圧は６ｖ〜と高いが、移動度は５０〜７５ｄ／ｓ
ｅｃを得た。多結晶シリコンを用いたＴ　Ｐ　Ｔ　（Ｔ
ｈｉｎＦｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）の移動度がせ
いぜい１０ｃｊ／ｓｅｅであることと比較すれば格段の
特性改善といえる。

結晶粒の様子を確認するため、ＴＥＭ　（透過電子顕微
鏡）で半導体層の結晶観察を行った。再結晶化は完全に
起こっており、最終的な結晶粒径は３−程度となってい
た。すなわち素子特性の改善は結晶粒の拡大によるもの
であることがわかる。

さらに本発明者らは、結晶粒拡大の条件を見いだすため
、種々イオン注入の条件を調べたところ、ｌＸｌ０”〜
Ｉ　Ｘ　１０”　ａｍ−”の範囲で効果のあることがわ
かった。第３図にＰ−チャネルＭＯ３素子の静特性で比
較したものを示す、不純物イオン注入としては燐を用い
て再結晶化を行った。注入条件は、（ａ）が５　Ｘ　１
０１１ａｎ−”　、　（ｂ　）が５　Ｘ　１０”　ａｌ
ｌ−”（ｃ）が５　Ｘ　１０”　ｃｓ−”とし、加速電
圧は、いずれも１５ｋａＶとした。（ａ）では不純物の
ドーズ量が少ないため、再結晶化層の結晶粒径は充分大
きくはならず、多結晶シリコン並の特性となっているが
。

（ｂ）では結晶粒が大きくなったために、ＯＮ電流が増
大し、駆動力が上がっていることがわかる。更に、ＯＦ
Ｆ側においても、リーク電流が減少し、０Ｎ１０ＦＦ比
も素子形成に充分な、バルク素子並の値が得られている
。しかしながら、（ｃ）では不純物が多すぎ、ＯＦＦ側
のリーク電流が増大、またＯＮ側においても立ち上がり
が鈍くなっていることがわかる。すなわち、不純物量が
多すぎるため素子特性の制御ができなくなっていること
がわかる。

以上より、効果のあるイオン注入条件としては最適範囲
が存在することがわかり、更に詳細に調べた結果より、
ドーズ量は、ｌＸｌ０１ｚ〜ｌＸｌ０”３−”の範囲が
最適であることがわかった。この原因を探るにイオン注
入時の加速電圧が１５ｋｅＶと小さいことより、注入深
度（Ｒｐ）はボロンで約５００人、燐で約２００人と浅
い。イオン注入時では不純物濃度分布は半導体層の中で
不均一であり、極浅い領域のみ存在する。この浅い領域
での不純物濃度を計算で見積ると、約Ｉ　ＸＩＯ”〜Ｉ
　ＸＩＯ”ａｌ−”となり、この程度不純物濃度が高く
ないと結晶粒径の拡大化は望めない、しかしながら本実
施例ではこの後、再結晶化後に不純物の活性化のため、
加熱処理を施しており、そのため素子作成終了時には不
純物が拡散され、素子特性を充分に制御できる範囲とな
るものと考えられる。即ち、結晶粒径を拡大するために
は、表面層だけでも不純物濃度を高くする必要があるが
、再結晶化終了後に不純物濃度を下げる工程を設ければ
良いことがわかる。

実施例２ 本発明では低温による固相成長法を利用していることか
ら、素子の三次元化が行いやすくなる。

即ち、電子ビームやレーザビーム等を用いたエネルギー
ビームによる溶融・再結晶化法では、溶融時の熱が下地
基板にスリップなどのダメージを与える原因となり、素
子特性を劣化させる。そのため、各層間絶縁膜２−程度
に厚く形成する等の工夫をしているものの、３層程度で
計６ｐ厚程度となり、加熱工程でクラックや膜はがれ等
の現象を引き起こす、しかしながら本発明では眉間膜を
薄くできることから５層程度でもクラック等のおそれは
ない。層間絶縁膜５を５ｉｎ２で２０００人、再結晶化
シリコン層を２０００人として、３層迄形成した。

本実施例では、非晶質シリコン層をＬＰ−ＣＶＤ法を利
用し、５５０℃の低温で堆積することにより形成した。

種々の実験により６００℃以下の低温であれば非晶質シ
リコンを形成することが確認され、その範囲内であれば
本発明の効果が得られることを確認した。各層を平坦化
するのにはＢＰＳＧ（Ｂａｒｏｎ−Ｐｈｏｓｐｈｏ−３
ｉｌｉｃａｔｅ　Ｇｌａｓｓ）を併せ用いた。

各層の形成方法は実施例１と同様である。但し、層間配
線部はＳｉＯ□に選択的に形成されるタングステン選択
成長法を用いた。１層目シリコン基板にＮＭＯ３４３を
、２層目と３層目にＰＭＯ８４４，４５を形成した。全
ての工程を通じてクラックや膜はがれはいっさい生しな
かった。素子形成終了後、各層の連結動作を確認するの
と同時に、２層目に形成したＰＭＯ８４４と３層目に形
成したＰＭＯ８４５との素子特性の違いを比較したが、
閾値電圧、移動度、リーク電流においてはいずれも違い
はなく、ばらつきの範囲内であった。

実施例３ 素子の高集積化に伴い、回路設計において平面のみなら
ず、擬似三次元化が行われつつある。

これは実施例２の様に各層が繰り返されるのとは異なり
、一つの層の中でも上下に入り組んでいるような場合で
あり１例えばゲート酸化膜４を共通に形成するが、ゲー
ト電極１とソース・ドレイン部２，３０組が上下逆にな
っているような場合である。第３図に本実施例の素子の
断面図を示す。

酸化膜３４を有する基板３３に対しソース・ドレイン２
．３が下にある素子３１の形成方法は実施例１と同様で
ある。このときソース・ドレイン２，３が上にある素子
３２のゲート電極１はＳｉイオン注入をせずにポリシリ
コンのままとし、燐をイオン注入した。素子分離はここ
ではＲＩＥ　（反応性イオンエツチング）を用いたがＬ
ＯＣＯ８法でも構わない。素子３１の再結晶化のための
熱工程を終えた後、ゲート酸化膜４として５ｉｎ２膜を
超高真空中でのスパッタリングを用いて形成した。その
後ポリシリコンを堆積し、アモルファス化した後再結晶
化を行った。この方法では、第１層目の再結晶化層に素
子３１のソース・ドレイン領域を形成すると同時に、素
子３２のゲート電極も併設しているので素子間を接近す
ることができ、１５％程度必要面積を縮小する事ができ
た。設計の工夫では２０％程度縮小することが可能と思
われる。なお、保護膜３５の施された配［６はたとえば
アルミからなる。

本発明の実施例としては再結晶化を予定する半導体層に
、イオン注入法で不純物を導入したが、これ以外の方法
、たとえば、拡散法によってもよいし、あるいは、この
半導体層の成膜中に不純物ドープしてもよい。また、他
に、シリコン基板の他に石英基板などを用いることによ
り複写機やファクシミリ等に用いられる光センサ−、更
に液晶デイスプレィ等に応用することも可能である。ま
た再結晶化半導体層をシリコンに限って説明したがゲル
マニウム等の他の半導体層を用いても構わない。また、
ゲート絶縁膜として酸化膜以外でも絶縁性を持つもので
あれば形成可能であり、電極もアルミニウムやタングス
テン、多結晶シリコン等の他に電気伝導性を持つもので
あれば構わない。

その他車発明の主旨を逸脱しない範囲で種々変更可能で
ある。従来８００℃以上の高い温度で熱処理していたの
に、本発明は、５４０〜６４０℃と低温処理が可能にな
ったので素子が損傷せず安定した特性を持つようになっ
た。

〔発明の効果〕

以上詳述した様に本発明によれば、イオン注入を行うこ
とにより１層間膜上の半導体再結晶化薄膜の結晶粒径を
効果的に大粒径化することが可能となり、素子形成基板
として用いれば移動度の向上や、三次元化等、その有用
性は絶大である。

【図面の簡単な説明】

第１図は、本発明の一実施例における半導体装置の製造
方法の工程断面図、第２図および第３図は、実施例１に
おける素子の静特性図、第４図は、実施例３で形成した
素子の断面図、第５図は、実施例２における素子の断面
図を示す。 １・・・ゲート電極、　　２・・・ソース。 ３・・・ドレイン、　　　　４・・・ゲート酸化膜、５
・・・層間絶縁膜、　　１１，３３．４１・・・シリコ
ン基板、１２．３４．４２・・・酸化膜、１３・・多結
晶シリコン、１４・・・非晶質シリコン、１５・・・再
結晶化シリコン、３１．３２，４３，４４．４５・・・
ＭＯ８素子。 ３５・・保護膜。 （８７３３）代理人弁理士　猪　股　祥　晃（ほか１名
）（α） （ｂ） （Ｃ） （ｄ） 茅 凹 ａ １．５００　（Ｖ） ・／ｄｉｖ １５、００ 第２図 第３図 第 圀 革 国 手続補正書（自発） 平成３年１月２８日

Claims (1)

【特許請求の範囲】
1. 絶縁膜上の多結晶もしくは非晶質の半導体層を再晶化す
   る半導体装置の製造方法において、不純物の導入量が１
   ×１０＾１＾７／ｃｍ＾３以上１×１０＾１＾８ｃｍ＾
   ３未満の範囲でこの半導体層に不純物を導入する工程と
   、前記不純物の導入をおこなった半導体層を熱処理をす
   る工程とを備えたことを特徴とする半導体装置の製造方
   法。