JPH0414230A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH0414230A JPH0414230A JP2117187A JP11718790A JPH0414230A JP H0414230 A JPH0414230 A JP H0414230A JP 2117187 A JP2117187 A JP 2117187A JP 11718790 A JP11718790 A JP 11718790A JP H0414230 A JPH0414230 A JP H0414230A
- Authority
- JP
- Japan
- Prior art keywords
- head
- solder
- electrode
- chip
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の表面上の電極に他端が端子とな
るような接続導体の頭部がろう付けされる半導体素子に
関する。
るような接続導体の頭部がろう付けされる半導体素子に
関する。
半導体素子の半導体基板上に設けられる電極にはリード
、配線等の導体が接続される。一方、半導体素子の外部
回路との接続のためには端子が必要である。最も簡単な
構造としては、電極に接続される導体の他端を端子とし
て使用することである。接続導体がリードのようなｉ線
であるときには、その一端を電極の面積に対応した面積
をもつ頭部に成形し、その頭部と電極をろう付けするの
が広く行われる。第２図はそのようなピンヘッド型の半
導体素子を示し、第３図はその半導体チップを示す、半
導体子ノブ１の表面には電極２が形成され、周縁部は表
面に露出した接合保護のための酸化膜３が覆っている。
、配線等の導体が接続される。一方、半導体素子の外部
回路との接続のためには端子が必要である。最も簡単な
構造としては、電極に接続される導体の他端を端子とし
て使用することである。接続導体がリードのようなｉ線
であるときには、その一端を電極の面積に対応した面積
をもつ頭部に成形し、その頭部と電極をろう付けするの
が広く行われる。第２図はそのようなピンヘッド型の半
導体素子を示し、第３図はその半導体チップを示す、半
導体子ノブ１の表面には電極２が形成され、周縁部は表
面に露出した接合保護のための酸化膜３が覆っている。
このような半導体チップ１の両面の電極とリード４の頭
部５とをはんだ６でろう付けする。そして、多くの場合
チップ１の露出面を接合被覆樹脂（ＪＣＲ）で覆ったの
ち、点線で示したように樹脂あるいはガラスのような絶
縁材料７により封止する。リード４の先端の頭部５は、
半導体チップ１の電極とのろう付面積を大きくして接続
強度を確保するためのもので、ヘッダ加工などにより成
形される。
部５とをはんだ６でろう付けする。そして、多くの場合
チップ１の露出面を接合被覆樹脂（ＪＣＲ）で覆ったの
ち、点線で示したように樹脂あるいはガラスのような絶
縁材料７により封止する。リード４の先端の頭部５は、
半導体チップ１の電極とのろう付面積を大きくして接続
強度を確保するためのもので、ヘッダ加工などにより成
形される。
上記のような半導体素子のり一ド４の頭部５を半導体チ
ップ１の電極とろう付けするとき、はんだなどのろう材
６の量が多すぎると、例えば第３図の電極２の上からは
み出し、酸化膜３の上に到達し、素子特性への影響を及
ぼすおそれがある。
ップ１の電極とろう付けするとき、はんだなどのろう材
６の量が多すぎると、例えば第３図の電極２の上からは
み出し、酸化膜３の上に到達し、素子特性への影響を及
ぼすおそれがある。
あるいは、チップ１に低電位の金属部分が存在するとき
に、ろう材がその上に到達すると、電気的な短絡を起こ
すという問題がある。また、ろう材６の量が適正でろう
付は時には電極２の面からはみ出していなくても、素子
に過電流が流れたときの発熱により、はんだのような低
融点のろう材が溶け、例えば半導体チップとＪＣＲとの
間に流れ込んで特性を低下させたり、短絡を起こしたり
することがある。
に、ろう材がその上に到達すると、電気的な短絡を起こ
すという問題がある。また、ろう材６の量が適正でろう
付は時には電極２の面からはみ出していなくても、素子
に過電流が流れたときの発熱により、はんだのような低
融点のろう材が溶け、例えば半導体チップとＪＣＲとの
間に流れ込んで特性を低下させたり、短絡を起こしたり
することがある。
本発明の目的は、上記の問題を解決し、ろう材が電極面
上より外へ流出することがない、半導体素子を提供する
ことにある。
上より外へ流出することがない、半導体素子を提供する
ことにある。
上記の目的を達成するために、本発明は、半導体基板の
表面上の電極に接続導体の頭部の端面がろう付けされる
半導体素子において、頭部の端面中央部にくぼみを有す
るものとする。
表面上の電極に接続導体の頭部の端面がろう付けされる
半導体素子において、頭部の端面中央部にくぼみを有す
るものとする。
半導体基板の電極と接続するときにろう材が過剰であっ
ても、過剰のろう材がくぼみ内に蓄積され、電極面外に
流出することはない、また、ろう材の量が適正な場合は
、くぼみ内に空洞が生し、ろう材の凝固、収縮によりこ
の空洞が低真空状態となる。そして、素子に過電流が流
れてろう材が再溶融したときには、溶けたろう材はこの
空洞に吸い込まれ、電極面外に流出することはない。
ても、過剰のろう材がくぼみ内に蓄積され、電極面外に
流出することはない、また、ろう材の量が適正な場合は
、くぼみ内に空洞が生し、ろう材の凝固、収縮によりこ
の空洞が低真空状態となる。そして、素子に過電流が流
れてろう材が再溶融したときには、溶けたろう材はこの
空洞に吸い込まれ、電極面外に流出することはない。
第１図は本発明の一実施例のビンヘッド型半導体素子を
示し、第２図と共通の部分には同一の符号が付されてい
る。リード４は直径１ｎの銅線でヘッダ加工により形成
された直径２．５ｍ、厚さ０．５〜１ｎの頭部５を有す
る。頭部５の中央には深さ約０．５ｍ、直径約０．７ｆ
ｉの凹部８が形成されている。このようなり−ド４の頭
部５と半導体チップ１の電極とをはんだ６でろう付けす
ると、過剰のはんだは凹部８の中に入る。そして凹部に
空洞９が残る。従って、はんだ６の量が過剰でも電極面
から外へ流出することはない。また、この素子の使用中
に過を流が流れてはんだ６が再熔融しても、そのはんだ
は低真空状態の空洞９へ流れ込み、チップ１およびリー
ド頭部５の側面に塗られたＪＣＲＩＯとチップ１との間
に流出することはない。
示し、第２図と共通の部分には同一の符号が付されてい
る。リード４は直径１ｎの銅線でヘッダ加工により形成
された直径２．５ｍ、厚さ０．５〜１ｎの頭部５を有す
る。頭部５の中央には深さ約０．５ｍ、直径約０．７ｆ
ｉの凹部８が形成されている。このようなり−ド４の頭
部５と半導体チップ１の電極とをはんだ６でろう付けす
ると、過剰のはんだは凹部８の中に入る。そして凹部に
空洞９が残る。従って、はんだ６の量が過剰でも電極面
から外へ流出することはない。また、この素子の使用中
に過を流が流れてはんだ６が再熔融しても、そのはんだ
は低真空状態の空洞９へ流れ込み、チップ１およびリー
ド頭部５の側面に塗られたＪＣＲＩＯとチップ１との間
に流出することはない。
第４図は本発明の別の実施例のフラットベース型半導体
素子を示し、この場合は半導体チップ１は第５図に示す
ように円形であり、円形の底板１１の上にろう材６によ
り固着され、上面の電極２はリード４の円形の頭部５と
ろう材６によりろう付けされている０頭部５には凹部８
が形成されていて第１図の実施例と同様の効果を生ずる
。
素子を示し、この場合は半導体チップ１は第５図に示す
ように円形であり、円形の底板１１の上にろう材６によ
り固着され、上面の電極２はリード４の円形の頭部５と
ろう材６によりろう付けされている０頭部５には凹部８
が形成されていて第１図の実施例と同様の効果を生ずる
。
本発明によれば、半導体基板の電極にろう付けされる接
続導体の中央部にろう材のためのくぼみを設けるだけで
、電極面から外部へのろう付は時あるいは使用中の異常
温度上昇の際の溶融ろう材の流出が防止できる。くぼみ
形成による接続導体と電極との固着強度の低下はほとん
どない、これにより、特に接合が電極の周辺に近接して
表面に露出しているプレーナ型半導体素子の接合上への
ろう材の流出が防止できるため、その効果は特に大きい
。また、半導体素子の過電流耐量の向上に対する効果も
大きい。
続導体の中央部にろう材のためのくぼみを設けるだけで
、電極面から外部へのろう付は時あるいは使用中の異常
温度上昇の際の溶融ろう材の流出が防止できる。くぼみ
形成による接続導体と電極との固着強度の低下はほとん
どない、これにより、特に接合が電極の周辺に近接して
表面に露出しているプレーナ型半導体素子の接合上への
ろう材の流出が防止できるため、その効果は特に大きい
。また、半導体素子の過電流耐量の向上に対する効果も
大きい。
第１図は本発明の一実施例のビンヘッド型半導体素子の
断面図、第２図は従来のビンヘッド型半導体素子の断面
図、第３図はその半導体チップの平面図、第４図は本発
明の別の実施例のフラットベース型半導体素子の断面図
、第５図はその半導体チップの平面図である。
断面図、第２図は従来のビンヘッド型半導体素子の断面
図、第３図はその半導体チップの平面図、第４図は本発
明の別の実施例のフラットベース型半導体素子の断面図
、第５図はその半導体チップの平面図である。
Claims (1)
- １）半導体基板の表面上の電極に接続導体の頭部の端面
がろう付けされるものにおいて、頭部の端面の中央部に
くぼみを有することを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117187A JPH0414230A (ja) | 1990-05-07 | 1990-05-07 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117187A JPH0414230A (ja) | 1990-05-07 | 1990-05-07 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414230A true JPH0414230A (ja) | 1992-01-20 |
Family
ID=14705561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2117187A Pending JPH0414230A (ja) | 1990-05-07 | 1990-05-07 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006218122A (ja) * | 2005-02-10 | 2006-08-24 | New Industry Research Organization | 脚状態診断システムとその診断方法 |
-
1990
- 1990-05-07 JP JP2117187A patent/JPH0414230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006218122A (ja) * | 2005-02-10 | 2006-08-24 | New Industry Research Organization | 脚状態診断システムとその診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233507B2 (ja) | 半導体装置 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0414230A (ja) | 半導体素子 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2002359336A (ja) | 半導体装置 | |
| JPH0341475Y2 (ja) | ||
| JPH0325965A (ja) | 半導体装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH06188536A (ja) | 混成集積回路装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPH0582586A (ja) | 半導体装置及びその製造方法 | |
| JPH0440855B2 (ja) | ||
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3337526B2 (ja) | パッケージ型半導体部品の構造 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0247109B2 (ja) | ||
| JPS60206156A (ja) | 半導体装置およびその製造方法 | |
| JPS6344991Y2 (ja) | ||
| JPS6117138B2 (ja) | ||
| JPS63269553A (ja) | 樹脂封止型半導体装置 | |
| JPS60171747A (ja) | 半導体装置 | |
| JPS62183133A (ja) | 半導体装置 |