JPH0414377B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理装置に関し、とくにインター
フエース回路を内蔵するデータ処理装置に関す
る。

マイクロコンピユータの高集積化が進み、Ａ／
Ｄ変換器、タイマ、DMAなどの様々な周辺ハー
ドウエアが１個の半導体チツプに集積されつつあ
る。その中で特にシリアルインタフエース回路
は、分散処理におけるマイクロコンピユータ間の
簡単な通信手段として、最も必要度の高い周辺ハ
ードウエアの１つである。

第１図のブロツク図及び第２図、第３図のフロ
ーチヤートを参照してシリアルインタフエースを
内蔵した従来のマイクロコンピユータについて説
明する。マイクロコンピユータチツプ１００は実
行部１０１、プログラムメモリ（ROM）１０
２、データメモリ（RAM）１０３及びシリアル
インタフエース１０４を含み、内部データバス１
０５を介してそれぞれが相互に接続されている。
実行部１０１はプログラムカウンタ１０１−１、
プログラムカウンタ１０１−２、汎用レジスタセ
ツト１０１−３を有し、プログラムメモリ１０２
から命令コードを読み出して通常の処理を実行
し、実行結果をデータメモリ１０３に格納する。
シリアルインタフエース１０４は受信ライン１０
６に接続された１バイト分の受信バツフア１０７
及び送信ライン１０８に接続された１バイト分の
送信バツフア１０９を有する。受信ライン１０６
からシリアルデータを受信し、受信バツフア１０
７への格納が完了すると、受信完了信号１１０を
アクテイブにして実行部１０１に外部からのデー
タ受信が完了した事を通知する。一方、送信バツ
フア１０９内の送信データは送信ライン１０８を
介して外部に出力され、１バイト分の送信が完了
して送信バツフアが空になると、送信完了信号１
１２をアクテイブにして実行部１０１に送信が完
了した事を通知する。この通知が実行部に対する
割込みとなり、実行部では受信、送信に対する割
込み処理を開始する。従来、この処理はソフトウ
エアによつて制御されていた。

次に第２図のフローチヤートを参照して、実行
部１０１に受信完了、送信完了が通知された後、
割込みが生じた時のソフトウエア処理手順を説明
する。このソフトウエア処理では、データメモリ
１０３内に受信データ格納領域１０３−１と送信
データ格納領域１０３−２とを設定し、受信デー
タ格納領域１０３−１を指定するアドレス情報と
受信回数情報とをデータメモリ１０３内の受信パ
ラメータ退避領域１０３−３に、また送信データ
格納領域１０３−２を指定するアドレス情報と送
信回数情報とを同様にデータメモリ１０３内の送
信パラメータ退避領域１０３−４にそれぞれ格納
する。

第２図のフローチヤートにおいて、受信完了が
通知されると実行部１０１は受信割込み処理を実
行する。まず、実行部（CPU）におけるそれま
での処理内容を保持しておく為にプログラムカウ
ンタ１０１−１、プログラムステータスワード１
０１−２、汎用レジスタセツト１０１−３の内容
を一時的にスタツクに退避する。次に、受信パラ
メータ退避領域１０３−３から受信データ格納領
域１０３−１のアドレスを読み出してポインタに
ロードする。その後、受信バツフア１０７から受
信データを読み出しポインタで指定された受信デ
ータ格納領域１０３−１にこれを格納する。受信
回数が所定回数に達した時には、一連のデータ受
信が完了したものとして受信手順完了処理Ａに分
岐する。なお、所定回数の受信が終了していない
時は、受信データ格納領域１０３−１のアドレス
情報と受信回数値とを更新して受信パラメータ退
避領域１０３−３に返却する。その後汎用レジス
タセツト１０１−３、プログラムステータスワー
ド１０１−２、プログラムカウンタ１０１−１の
各内容をスタツクから戻して受信割込みサービス
を完了する。

第３図において、送信完了が通知された時は、
実行部１０１は送信割込み処理を実行する。この
時もまず、プログラムカウンタ１０１−１、プロ
グラムステータスワード１０１−２、汎用レジス
タセツト１０１−３をスタツクに退避した後、送
信パラメータ退避領域１０３−４から送信データ
格納領域１０３−２のアドレスを読み出してポイ
ンタにロードする。次に送信回数のチエツクを行
ない、所定回数に達しない時はポインタで指定さ
れた送信データ格納領域１０３−２から送信デー
タを読み出して送信バツフア１０９に格納し、さ
らに送信データ格納領域１０３−２のアドレス情
報と送信回数値を更新して送信パラメータ退避領
域１０３−４に返却する。その後汎用レジスタセ
ツト１０１−３、プログラムステータスワード１
０１−２、プログラムカウンタ１０１−１の各内
容をスタツクから復帰させて送信割込みサービス
を完了する。送信回数が所定数に達した時には送
信手順完了処理Ｂへ分岐する。

以上説明した通り、従来のマイクロコンピユー
タにおける割込みのソフトウエア処理では送受信
完了時通常受信バツフアからの受信データの読み
出しや送信データの送信バツフアへの書き込み等
の転送処理を行なうが、送受信データの転送のほ
かに実行部（CPU）の割込み処理、レジスタの
退避、レジスタの復帰、メインルーチンへの復帰
さらに個々の命令の読み出し、デコード等多くの
処理が必要である。即ち、オーバーヘツドが多い
という欠点がある。このオーバーヘツドの割合い
は、全割込みサービスルーチンの中の相当の処理
を占めており、その結果メイン処理実行時間を減
少させ、CPUの処理能力を低下させるという大
きな欠点を有している。

本発明の目的はCPU処理能力の低下を最小限
に抑えたデータ転送機能（インターフエース）を
有するデータ処理装置を提供する事にある。

本発明は、送信処理の伴う第１の処理要求と、
受信処理に伴う第２の処理要求とを発生する割込
み部と、この第１、第２の処理要求に基づき割込
み処理を行う実行部と、処理データ及びプログラ
ムを記憶するメモリ部とを備えたデータ処理装置
において、実行部は通常のプログラム実行途中の
実行部の状態をそのままその位置に保持したま
ま、第１、第２の処理要求に対応した処理を実行
するように改良した事を特徴とする。

本発明では、送信完了また受信完了のＩ／Ｏ要
求（Ｉ／Ｏ割込み）は、送信バツフアレジスタま
たは受信バツフアレジスタとデータメモリ間のデ
ータ転送をプログラム処理を介入することなしに
行う。このデータ転送（以下、自動データ転送処
理という）は、送信完了または受信完了Ｉ／Ｏ要
求が発生すると実行部（CPU）に現在のプログ
ラムの実行を中断させ、その時のCPUの種々の
状態（以下、ステータスという）及びデータをス
タツクに退避することなく、CPUは自動データ
転送処理を実行するので特別なハードウエアは不
用である。CPUは自動データ転送処理を終了す
ると、引き続き中断していたプログラムの実行を
再開する。この時従来のようにステータスやデー
タをスタツクから戻す必要なない。したがつてソ
フトウエアからはプログラムの中断は見えずに、
あたかも自動データ転送処理がプログラム処理の
途中に自動的に挿入されて実行されたかのように
映る。加えて自動データ転送処理は、ソフトウエ
ア処理が主体となる送信完了割込みまたは受信完
了割込みの発生頻度を低減し、ソフトウエア処理
の負担を大きく軽減することができる。また自動
データ転送処理で所定数のデータの送信や受信が
完了すると、次の一連の送信データの用意や受信
データの処理は従来通りの割込み処理で対応でき
る。

以下に図面を参照して本発明の実施例を説明す
る。

まず、第４図のブツロク図を参照して、Ｉ／Ｏ
要求制御部における信号Ｉ／Ｏ要求の動作を説明
する。シリアルデータ転送装置１０４は受信バツ
フアレジスタ１０７（以下、受信バツフアとい
う）と送信バツフアレジスタ１０９（以下、送信
バツフアという）を有し、受信完了信号１１０の
送信完了信号１１２をＩ／Ｏ要求制御部４００に
割込みとして出力する。Ｉ／Ｏ要求制御部４００
は送信完了信号を受けて送信完了のＩ／Ｏ要求
（以下、送信Ｉ／Ｏ要求という）を発する送信
Ｉ／Ｏ要求発生部４０１、受信完了信号を受けて
受信完了のＩ／Ｏ要求（以下、受信Ｉ／Ｏ要求と
いう）を発する受信Ｉ／Ｏ要求発生部４０２、送
受信Ｉ／Ｏ要求線４０３−１，４０３−２、送受
信Ｉ／Ｏ処理形態を指定する送受信Ｉ／Ｏ処理形
態指定線４０４−１，４０４−２、Ｉ／Ｏ処理実
行要求線４０６、ソフトウエアで設定可能なＩ／
Ｏ処理実行形態指定線４０７、送受信Ｉ／Ｏ要求
バス４０５−１，４０５−２及び優先順位判別及
びＩ／Ｏ要求指定部４０８を含む。送信により送
信バツフア１０８が空になると送信Ｉ／Ｏ要求線
４０３−１アクテイブになり、このとき受信Ｉ／
Ｏ要求発生部４０１は送信Ｉ／Ｏ要求を割込みで
処理させたい時には、送信Ｉ／Ｏ処理形態指定線
４０４−１をロウレベルにし、送信Ｉ／Ｏ要求バ
ス４０５−１に割込み分岐アドレスを出す。ま
た、自動データ転送処理として処理させたい時に
は、送信Ｉ／Ｏ処理形態指定線４０４−１をハイ
レベルにし、送信Ｉ／Ｏ要求バス４０５−１に後
述する第１の自動転送レジスタ群５１０のアドレ
スを優先順位判別及びＩ／Ｏ要求指定部４０８に
出力する。また受信バツフア１０７に受信データ
が格納されると受信Ｉ／Ｏ要求がアクテイブとな
り、受信Ｉ／Ｏ要求発生部４０２はＩ／Ｏ要求バ
スに後述する第２の自動転送レジスタ群５１０の
アドレスを出力する以外は上記と同一の動作を行
なう。Ｉ／Ｏ要求制御部４００にはほかにも多く
のＩ／Ｏ要求発生部が接続されるがここでは省略
する。

優先順位判別及びＩ／Ｏ要求指定部４０８は複
数のＩ／Ｏ要求に対し、優先順位の最も高いもの
を選択し、Ｉ／Ｏ処理実行要求線４０６とＩ／Ｏ
処理実行形態指定線４０７をアクテイブにする。

次に第５図に本実施例に基づく実行部のブロツ
ク図を示す。第５図において、実行部は第４図の
Ｉ／Ｏ要求制御部４００からのＩ／Ｏ処理実行要
求線４０６及びＩ／Ｏ処理実行形態指定線４０７
を受けて実行部の動作を制御するＩ／Ｏ要求受付
け部５００、割込み処理プログラム等のプログラ
ムを格納するプログラムメモリ１０２、処理デー
タを保持するデータメモリ１０３、次に実行する
プログラムの番地を示すプログラムカウンタ５０
３、実行部全体の動作状態を示すプログラム・ス
テータスワード５０４、算術論理演算機能を持つ
算術論理演算ユニツト（以下、ALUという）５
０５、処理中のデータを一時的に保持しておく汎
用レジスタセツト５０６、実行すべき命令を保持
しておく命令レジスタ５０７、命令レジスタ５０
７の内容により各種制御信号を発生する命令デコ
ーダ５０８、命令デコーダ５０８の出力により実
行部全体の動作を制御する実行制御部５０９を含
む。また、実行部はデータメモリ１０３のアドレ
スを指定するメモリポインタ（以下、MPとい
う）５１０−１，５１１−１、特殊レジスタのア
ドレスを指定するSFRポインタ（以下、SFRPと
いう）５１０−２，５１１−２、自動データ転送
処理の回数を保持するターミナルカウンタ（以
下、TCという）５１０−３，５１１−３から構
成される第１，第２の自動転送レジスタ群５１
０，５１１を含む。この第１、第２の自動転送レ
ジスタ群５１０，５１１は、ソフトウエアにより
その中に任意の値を設定する事ができる。

本実施例ではソフトウエアによりあらかじめ、
第１の自動転送レジスタ群５１０のMP５１０−
１には送信データの格納領域１０３−２のアドレ
ス、SFRP５１０−２には送信バツフアアドレ
ス、TC５１０−３には送信回数が、また第２の
自動転送レジスタ群５１１のMP５１１−１には
受信データの格納領域１０３−１のアドレス、
SFRP５１１−２には受信バツフアアドレス、
TC５１１−３には受信回数が夫々格納されてい
るものとする。

次に第４，第５図のブロツク図を参照して動作
を説明する。実行部は通常プログラムカウンタ５
０３の内容に対応するプログラムメモリ１０２に
記憶されている命令を命令レジスタ５０７へ転送
し、命令レジスタ５０７へ転送された命令によつ
て命令デコーダ５０８及び実行制御部５０９が各
種制御を行ない、通常のプログラムの実行を実現
している。１命令実行する毎に次に実行する命令
の番地へプログラムカウンタ５０３の値が更新さ
れる。Ｉ／Ｏ要求受付け部５００は命令の完了毎
にＩ／Ｏ処理要求線４０６をサンプリングし、イ
ンアクテイブレベルの時は上記動作を繰返す。即
ち、通常のプログラム実行モードが継続される。

次に送信Ｉ／Ｏ要求が発生した時の動作を説明
する。Ｉ／Ｏ要求受付け部５００がサンプリング
によりＩ／Ｏ処理実行要求線４０６がアクテイブ
レベルである事を検出すると、同時にＩ／Ｏ処理
実行形態指定線４０７のレベルをサンプリングす
る。Ｉ／Ｏ処理実行形態指定線４０７のレベルが
ロウレベルであると、Ｉ／Ｏ要求受付け部５００
はこのＩ／Ｏ要求がソフトウエアによる割込み処
理であると認識し、命令レジスタ５０７に強制的
に割込み処理コードを設定する。この時、実行制
御部５０９はプログラムカウンタ５０３のアドレ
ス更新を禁止し、プログラムカウンタ５０３及び
プログラムステータスワード５０４をデータメモ
リ１０３へ退避させる。Ｉ／Ｏ要求制御部４００
は内部バス１０５上に送信割込み分岐アドレスを
出力し、実行制御部５０９はこの割込み分岐アド
レスをプログラムカウンタ５０４に転送する事に
より、送信割込み処理プログラムを開始する。一
連のプログラム処理により、割込み処理プログラ
ムを終了すると、データメモリ１０３へ退避して
いたデータをプログラムカウンタ５０３及びプロ
グラムステータスワード５０４へ戻す事により中
断されていたプログラム処理へ復帰する。

一方、Ｉ／Ｏ処理実行形態指定線４０７がハイ
レベルであると、Ｉ／Ｏ要求受付け部５００は要
求が自動データ転送要求である事を認識し、命令
レジスタ５０７に強制的に自動転送処理コードを
設定する。実行制御部５０９はプログラムカウン
タ５０３のアドレス更新を禁止する。この時、プ
ログラムカウンタ５０３、プログラムステータス
ワード５０４、汎用レジスタセツト５０６の値を
その場所に保持したままスタツクへ退避すること
はせず、以下の処理を開始する。

Ｉ／Ｏ要求制御部４００は内部バス１０５上
に第１の自動転送レジスタ５１０のアドレスを
出力する。

実行制御部５０９はこの第１の自動転送レジ
スタ群５１０のアドレスを読み込み、このレジ
スタ群を選択する。

実行制御部５０９は第１の自動転送レジスタ
群５１０のMP５１０−１の指す送信データ格
納領域１０３−２から送信データを読み出し
SFRP５１０−２で指される送信バツフア１０
９に転送する。

MP５１０−１の値をALU５０５を使つて１
加算して再びMP５１１−１へストアする。

TC５１０−３の値をALU５０５を使つて１
減算して再びTC５１０−３へストアする。

以上の一連の処理で送信の自動データ転送処理
を終了する。ただしTC５１０−３の値を減算し
て０になつた時には、送信Ｉ／Ｏ要求発生部４０
１は再び送信Ｉ／Ｏ要求線４０３−１をアクテイ
ブにすると同時に、送信Ｉ／Ｏ処理形態指定線４
０４−１をロウレベルにし送信割込み要求を発生
させる。したがつてこの時は、送信における自動
データ転送処理を終了すると、送信割込み要求が
発生している為、送信割込みプログラムが起動さ
れる。

次に、受信Ｉ／Ｏ要求が発生した時の動作を説
明する。Ｉ／Ｏ処理実行形態指定線４０７がロウ
レベルの時は、受信Ｉ／Ｏ要求が発生される。受
信割込み処理を起動する方法はＩ／Ｏ要求制御部
４００が内部バス１０５上に受信割込み分岐アド
レスを出力する以外は送信Ｉ／Ｏ要求と同一であ
る。Ｉ／Ｏ処理実行形態指定線４０７がハイレベ
ルであると、送信Ｉ／Ｏ要求と同様Ｉ／Ｏ要求受
付け部５００は要求が自動データ転送要求である
事を認識し、命令レジスタ５０７に強制的に自動
転送処理コードを設定する。この時実行制御部５
０９はプログラムカウンタ５０３のアドレス更新
を禁止する。実行部はプログラムカウンタ５０
３、プログラムステータスワード５０４、汎用レ
ジスタセツト５０６の値を保持したまま、以下の
一連の処理を開始する。

Ｉ／Ｏ要求制御部４００は内部バス１０５に
第２の自動転送レジスタ群器５１１のアドレス
を出力する。

実行制御部５０９はこの第２の自動転送レジ
スタ群５１１のアドレスを読み込みこのレジス
タ群を選択する。

実行制御部５０９は第２の自動転送レジスタ
群５１１のSFRP５１１−２で指される受信バ
ツフア１０７から受信データを読み出し、MP
５１１−１で指される受信データ格納領域１０
３−１に転送する。

MP５１１−１の値をALU５０５を使つて１
加算して再びMP５１１−１へストアする。

TC５１１−３の値をALU５０５を使つて１
減算して再びTC５１１−３へストアする。

以上の一連の処理で送信の自動データ転送処理
を終了する。ただし、TC５１１−３の値を減算
で０になつた時には、受信Ｉ／Ｏ要求発生部４０
０は送信の場合と同様、再び受信Ｉ／Ｏ要求線４
０３−２をアクテイブにし、受信Ｉ／Ｏ処理形態
指定線４０４−２をロウレベルにして、受信割込
み要求を発生させる。したがつてこの時は受信に
おける自動データ転送処理を終了すると、受信割
込み要求が発生している為受信割込みプログラム
が起動される。

以上説明した通り、本発明に基づくシリアルデ
ータ処理装置は、受信Ｉ／Ｏ要求、送信Ｉ／Ｏ要
求に対し、受信割込みと送信割込みの処理形態
と、受信Ｉ／Ｏ要求による自動データ転送処理お
よび送信Ｉ／Ｏ要求による自動データ転送処理の
処理形態との２種類の形態を選択的に制御でき
る。そして、ソフトウエアで割込みを選択した時
には送受信Ｉ／Ｏ要求に起因する各種データ処理
を従来通り割込みプログラムで処理する事ができ
る。また、ソフトウエアの設定で送受信Ｉ／Ｏ要
求による送受信データの転送を自動データ転送処
理で行なう時には、従来の割込み処理に内在して
いたプログラムカウンタ、プログラムステータス
ワードの退避処理、割込みプログラムへの分岐処
理、レジスタの退避処理、命令の読み出し、デコ
ード等に費していた時間を大幅に削減する事がで
き、CPUの処理能力の低下を最小限に抑える事
が可能である。以上の通り、本発明に基づくシリ
アルデータ処理装置は、シリアルデータ転送装置
に対して最も適した送受信データ処理手段を提供
する事が可能で実用効果はきわめて高い。

なお、シリアルデータの転送のみならず、パラ
レルデータの転送にも本発明は十分適用できる。

【図面の簡単な説明】

第１図は従来のマイクロコンピユータのブロツ
ク図、第２図は従来の受信処理のフローチヤー
ト、第３図は従来の送信処理のフローチヤート、
第４図は本発明の一実施例によるＩ／Ｏ要求制御
部のブロツク図、第５図はその実行部とメモリ部
の詳細なブロツク図である。１００……従来のマ
イコン、１０１……従来のマイコンの実行部、１
０２……プログラムメモリ、１０３……データメ
モリ、１０４……シリアルデータ転送装置、１０
５……内部バス、１０７……受信バツフア、１０
９……送信バツフア、１１０……受信完了信号、
１１２……送信完了信号、４００……Ｉ／Ｏ要求
制御部、４０１……送信Ｉ／Ｏ要求発生部、４０
２……受信Ｉ／Ｏ要求発生部、４０３……Ｉ／Ｏ
要求線、４０４……Ｉ／Ｏ処理形態指定線、４０
５……Ｉ／Ｏ要求バス、４０６……Ｉ／Ｏ処理実
行要求線、４０７……Ｉ／Ｏ処理実行形態指定
線、４０８……優先順位判別及びＩ／Ｏ要求指定
部、５００……Ｉ／Ｏ要求受付け部、５０３……
プログラムカウンタ、５０４……プログラムステ
ータスワード、５０５……ALU、５０６……汎
用レジスタセツト、５０７……命令レジスタ、５
０８……命令デコーダ、５０９……実行制御部、
５１０……第１の自動転送レジスタ群、５１１…
…第２の自動転送レジスタ群。

Claims (1)

1. 【特許請求の範囲】 １ シリアルに転送されてくるデータを受信し所
   定ビツト数のデータを受信すると受信完了信号を
   発生するシリアルデータ受信部と、前記受信完了
   信号を検知して処理要求信号を発生する処理要求
   制御部と、プログラムを記憶するプログラムメモ
   リと、前記プログラムメモリの実行すべき命令が
   格納されている番地を指定するプログラムカウン
   タと、前記プログラムメモリから読み出された命
   令を実行する実行部と、前記実行部の動作状態を
   格納するプログラムステータスワードレジスタ
   と、データメモリとを備え、前記実行部は前記処
   理要求信号に応答して前記プログラムカウンタお
   よび前記プログラムステータスワードレジスタの
   内容の更新を禁止し、これらプログラムカウンタ
   およびプログラムステータスワードレジスタの内
   容を退避させることなくこのままの状態に保持
   し、かつ前記プログラムメモリに記憶されている
   命令を用いることなく、前記シリアルデータ受信
   部から受信されたデータを読み出し前記データメ
   モリに書き込むことを特徴とする情報処理装置。 ２ 前記処理要求制御部は前記実行部が前記処理
   要求信号にもとづく処理を所定回数実行すると割
   込み処理要求を発生し、前記実行部は当該割込み
   処理要求に応答してその時の前記プログラムカウ
   ンタおよび前記プログラムステータスワードレジ
   スタの内容を退避させ、前記割込み処理要求に対
   応するプログラムを前記プログラムカウンタを用
   いて前記プログラムメモリから読み出し実行する
   ことを特徴とする特許請求の範囲第１項記載の情
   報処理装置。 ３ 転送されてきた所定ビツト数のデータをシリ
   アルに送信し次のデータの送信が可能となると送
   信完了信号を発生するシリアルデータ送信部と、
   前記送信完了信号を検知して処理要求信号を発生
   する処理要求制御部と、プログラムを記憶するプ
   ログラムメモリと、前記プログラムメモリの実行
   すべき命令が格納されている番地を指定するプロ
   グラムカウンタと、前記プログラムメモリから読
   み出された命令を実行する実行部と、前記実行部
   の動作状態を格納するプログラムステータスワー
   ドレジスタと、送信すべきデータを格納するデー
   タメモリとを備え、前記実行部は前記処理要求信
   号に応答して前記プログラムカウンタおよび前記
   プログラムステータスワードレジスタの内容の更
   新を禁止し、これらプログラムカウンタおよびプ
   ログラムステータスワードレジスタの内容を退避
   させることなくこのままの状態に保持し、かつ前
   記プログラムメモリに記憶されている命令を用い
   ることなく、前記データメモリから前記送信すべ
   きデータを読み出し前記シリアルデータ送信部に
   転送することを特徴とする情報処理装置。 ４ 前記処理要求制御部は前記実行部が前記処理
   要求信号にもとづく処理を所定回数実行すると割
   込み処理要求を発生し、前記実行部は当該割込み
   処理要求に応答してその時の前記プログラムカウ
   ンタおよび前記プログラムステータスワードレジ
   スタの内容を退避させ、前記割込み処理要求に対
   応するプログラムを前記プログラムカウンタを用
   いて前記プログラムメモリから読み出し実行する
   ことを特徴とする特許請求の範囲第３項記載の情
   報処理装置。