JPH04152543A - 自己検査機能を有する集積回路構造体、及びこれを用いた集積回路良品チップの選別方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ジョセフソン集積回路に代表されるように、
既存の半導体系集積回路で実現されているよりもずっと
高速の動作をなし得る集積回路に対し、その良否を確実
に判定し、良品のみを選別するための技術に関する。

［従来の技術］ 同じ半導体系同志であっても、その動作原理がしかし、
現時点においてさえ、既存の半導体系の集積回路に比し
、約−子分の一以下の消費電力で十倍以上の高速動作が
見込めるものにジョセフソン集積回路がある。事実、こ
れを高密度に実装すれば、将来的には極めて高速、極め
て大容量のコンピュータが実現できるものとの期待が寄
せられている。

しかも、最近では平成元年１２月１３日付けの各紙朝刊
紙上を賑せたよりに、本出願人において世界に先駆け、
いわゆるジョセフソン・コンピュータの実働に成功して
もいる。これはすなわち、ジョセフソン・コンピュータ
の動作原理が実証されたことを意味し、いよいよもって
実用的な高性能ジョセフソン・コンピュータ実現に向け
ての研究が進められる段階にまで来た。

しかるに、上記のような集積回路自体の実装技いる。こ
れは本来、信号の高速伝送に通した環境を提供するので
、できることならばジョセフソン集積回路技術にも転用
したい技術である。

しかし、欠点もあり、個々の集積回路チップを一旦、シ
ステム・ボード上に搭載してしまうと、ボンディング・
パッドはその搭載時に破壊されてしまうため、例えば搭
載したどれかの集積回路チップに不良品があることが後
から分かフでも、全てを剥がし取ってから、再度、良品
のみを付は直すということはできない。

そこで、従来の半導体系の技術でも、こうしたフリップ
・チップ・ボンディング技術とは表裏一体の関係で、各
集積回路チップをシステム・ボード上に搭載する前に、
予め非破壊検査し、良品、不良品を選別する技術が必要
とされており、一般にこれは第５図（ａ）　、　（ｂ）
に示されるような方法で行なわれていた。

良否を判定すべき被検査半導体集積回路チップ１０．１
０には、一般にその周縁部に沿って複数個のボンディン
グ・バッド１２．・・・・・が形成されているので、そ
れらに対し、マイクロ・プローバ・ビンと呼ばれる細い
端子線１１．・・・・・の先端を接触させ、他端を図示
しない半導体デバイス系の解析装置（普通はコンピュー
タ）に接続する。もちろん、検査対象が半導体集積回路
チップであるので当然ではあるが、一般に測定の温度環
境は室温で良い。

確かにこのような方法によれば、被検査半導体集積回路
チップ１０の各ボンディング・バッド１ｚを汚したり損
傷することもなく、非破壊で当該チップ１０の動作試験
を行なうことができるので、合格したもののみを選別す
れば、ワイヤ・ボンダあるいはフリップ・チップ・ボン
ダ等を用いてのシステム・ボード上への自動搭載も安心
して計ることができる。

［発明が解決しようとする課Ｂ］ 様、周縁部に複数個のボンディング・バッドが形成され
ているような配置（こうした配置自体には問題がなく、
むしろ好ましいが）となっていたとしても適用できない
のである。

これは次のように説明できるが、簡単に言えばジョセフ
ソン集積回路自体の特性の優秀さが原因している。

すなわち、ジョセフソン集積回路は、先にも述べたよう
に極めて高速な動作が可能であり、将来的にも動作周波
数は１ギガ・ヘルツを楽に越えると思われる。したがっ
て、その動作試験を行なうには、試験システムの応答速
度のみならず、信号伝送系自体にも同等程度以上の高速
性が要求される。

ところが、上記のように各ボンディング・バッド１１．
・・・・・に対してマイクロ・ブローバ・ビン程度が限
度となる。

また、仮に信号伝送系の方では高速信号伝送性能を満た
し得たとしても、試験データの解析装置として用いる既
存の半導体系デバイスによるコンピュータでは動作速度
が追い付かないし、第一ジョセフソン集積回路は極低温
環境下で動作させねばならないが、上記のような従来法
ではこうした極低温環境下での試験にも通してはいない
。

また、同じ半導体系の集積回路であって動作環境こそ、
室温環境で良くても、これまでのメガ・ヘルツ・オーダ
での動作デバイスに対し、将来的にギガ・ヘルツ・オー
ダの動作が可能な半導体系デバイスが提供された場合に
は、同様にやはり、これまでのようなマイクロ・ブロー
バ・ビンを用いての試験は行なうことができない。

本発明はこのような従来の実情に鑑みて成されたもので
、ジョセフソン集積回路チップや将来的に提供され得る
超高速半導体集積回路チップ等、これまでの動作周波数
を遥かに上回るような集積回路チップであっても、非破
壊的にその良否判定を確実に行なえ、また、室温環境で
はなく極低温環境下で動作するジョセフソン集積回路チ
ップに応用する場合にも、その実働条件と同じ条件、す
なわち極低温環境下で信頼性高く十分高速に試験の行な
えるような集積回路構造体ないしはそれを用いての良品
チップ選別方法を提供せんとするものである。

［ｔＪｆｆを解決するための手段〕 本発明は上記目的を達成するため、良否の判定を受ける
べき被検査集積回路と、この被検査集積回路を試験動作
させて試験データを抽出する試験回路とを同一基板上に
あって互いに分割可能な異なる領域に並設し、かつ、試
験回路を外部解析装置に接続するために必要な試験用ボ
ンディング・パッドは、上記のように試験回路が設けら
れる基板領域にのみ備えさせた自己検査機能を有する集
上記集積回路の形成されている領域を試験回路の形成さ
れている領域から分割し、新たに独立な集積回路チップ
とするという手法を提示する。

また、基板がクエへとして提供される場合には、この上
に互いに分割可能に形成された複数個の被検査集積回路
に対し、試験回路は一つだけ形成し、その一つの試験回
路が全ての被検査集積回路から試験データを抽出する構
成も提案する。

さらに、被検査集積回路がジョセフソン集積回路である
場合には、試験回路もジョセフソン集積回路とする構成
も提案する。

これらに加え、当該試験回路が、試験動作に必要な命令
プログラムを格納するメモリと、この命令プログラムに
従って動作するプロセッサと、プロセッサの動作に伴っ
て得られる試験データを格納するレジスタ・ファイルと
、レジスタ・ファイ本発明によれば、同一の基板上に被
検査集積回路を試験する試験回路が搭載されており、か
つ、この試験回路を外部解析装置に接続するために必要
な試験用ボンディング・パッドは当該試験回路が設けら
れている基板領域にのみ、備えられているので、被検査
集積回路を将来、システム・ボード上に搭載するために
この被検査集積回路の形成されている領域にも同様に実
装用ボンディング・パッドが設けられていても、この実
装用ボンディング・パッドは使用しないで済む。

そのため、試験回路による試験の結果、良品と判断され
た被検査集積回路の形成されている領域を、当該試験回
路の形成されている領域から分割し、これを独立の集積
回路チップとすれば、半導体系の技術においてすでに確
立しているフリップ・チップ・ボンディング技術等を利
用し、−枚のシステム・ボード上に複数個の良品集積回
路チップをのみ、実装することができる。

また、試験回路は、被検査集積回路からの試験データを
抽出する（すなわち、試験回路は被検査集積回路に電源
電力を供給したり試験のために適当な信号を供給する能
力も当然に有する）ので、試験そのものも非破壊的に行
なわれる。

これはもちろん、基板がクエへであって、被検査集積回
路がこのクエへに複数個形成され、対して試験回路は一
つの場合でも同じであり、同一ウェハ上にて試験回路が
全ての被検査集積回路からの試験データを抽出するので
、当該ウェハ上にあって良品チップして切り出し得る被
検査集積回路と不良品として廃棄すべき被検査集積回路
とを予め知ることかできる。

したがってまた、本発明の集積回路構造体ないしは良品
チップ選別法は、ジョセフソン集積回路用としても最適
である。なぜならば、被検査集積回路と試験回路とは同
じジョセフソン・デバイス系の集積回路として構成する
ことができ、したがって動作速度上も何の問題もないし
、共に極低温環境下で動作することができるからである
。換言すれば、被検査ジョセフソン集積回路は５その実
働条件と全く同じ条件下で検査されることができ、その
信頼性は極めて高いものとなる。

さらに、外部解析装置に接続するに適当な構成として、
当該試験回路が、試験動作に必要な命令プログラムを格
納するメモリと、この命令プログラムに従って動作する
プロセッサと、プロセッサの動作に伴フて得られる試験
データを格納するレジスタ・ファイルと、レジスタ・フ
ァイルに格納された試験データを外部解析装置に対し送
出するためのインターフェイス回路とを有して成る場合
には、高速に収集された試験データを例えば直並列変換
して外部解析装置に送出することも可能となるから、当
該外部解析装置は相対的には動作の遅い既存の半導体系
の解析装置、例えば半導体コンピュータであっても、こ
れを被検査ジョセフソン集積回路の試験データ解析に、
ひいてはチップとして切り出すべき被検査ジョセフソン
集積回路の良否判定に使用することができる。

なお、選別された良品チップの切り出しないし分割には
、これまでの半導体系の製品に対し、機械的なカッタを
使用する手法やレーザ・ビームを使用する手法等々、種
々の手法が知られているので、これらを任意に使用すれ
ば良い。

また、ジョセフソン集積回路に限らず、既存の半導体系
集積回路よりも遥かに高速で動作するような半導体集積
回路が提供された場合にも、その実働条件下での非破壊
検査のために本発明は同様に適用でき、上記と同一の作
用を営む。

［実　施　例］ 以下、添付の図面に即し本発明の実施例につき説明する
が、ここでは、これまでの半導体系集積回路に対する試
験装置では試験ができなかったジョセフソン集積回路を
被検査集積回路とする場合を想定する。

第１図に示されている本発明実施例の構造の場合、基板
２０は矩形の平面形状をしており、はぼ正方形の第一領
域２１と、その−辺に接した第二領域従う機械的な分割
の前の段階では実際に分割されている訳ではなく、内領
域２１　、２２はあいまって基板２０の一主面領域を構
成している。

ただ、機能的には完全に分化され、第一領域２１には将
来、良品と判断されたときに例えばジョセフソン・チッ
プのシステム・ボード上に搭載されるジョセフソン集積
回路３１が被検査ジョセフソン集積回路３１として形成
され、第二領域２２にはこの被検査ジョセフソン集積回
路３１の動作試験を行ない、試験データを抽出するジョ
セフソン試験回路３２が形成されている。

ジョセフソン試験回路３２は、基板２０上の配線３３に
より、被検査ジョセフソン集積回路３１に接続され、当
該被検査ジョセフソン集積回路３１に電源電力を供給し
たり試験のために適当な信号を印加することかでき、ま
た、被検査ジョセフソン集積回路３１から得られる試験
データを抽出する。

配線３３は、高速信号伝送の必要上、いわゆるストリッ
プ・ラインであることが望ましいが、これを介しての試
験データは、例えば、印加した種々のバタンの論理信号
群に対してそれぞれ当該被検査ジョセフソン集積回路３
１がなした論理演算結果であったりする。

第一領域２１の主面上にあって例えばその周縁部に沿フ
ては、将来、当該第一領域２１に搭載されている被検査
ジョセフソン集積回路３１が良品と判断された場合、こ
れをシステム・ボード上にフリップ・チップ・ボンディ
ング法によって実装するのに適当なように、適当個数の
実装用ボンディング・バッド３４．・・・・・が適当な
間隔で備えられており、対して第二領域２２の方にも、
試験時にジョセフソン試験回路３２を例えば検査用の基
板（図示せず）に対してフリップ・チップ・ボンディン
グ法により仮に実装するのに適当なように、やはり第二
領域周縁部に沿って適当な配置で所要個数の試験用ボン
ディング・バッド３５．・・・・・が備えられている。

換言すれば、試験時に基板２０を適当なる検査基板（図
示せず）上に電気的にも機械的にも固定する必要が生じ
た場合にも、そのためのボンディング・バッドとしては
第二領域２２に付属のボンディング・バッド３５．・・
・・・のみを使えば良く、被検査ジョセフソン集積回路
３１が搭載されている第一領域２１に付属の実装用ボン
ディング・バッド３４はそのまま毀損することなく未使
用状態に保ち得るようになっている。

本発明によるこのような構造体は、内蔵のジョセフソン
集積回路３１に関し、自己検査機能を有する。つまり、
被検査ジョセフソン集積回路３１の動作試験は、基板２
０を全体として極低温環境下に置き、同じ条件でジョセ
フソン試験回路３２と被検査ジョセフソン集積回路３１
とを動作させることにより行なうことができ、かつまた
、極めて高速に動作する被検査ジョセフソン集積回路３
１から得られる試験データを、同一基板上にあフて同様
に極めて高速に動作し得るジョセフソン試験回路３２に
て抽出することができる。

そこで、その試験データを解析すれば、例えばジョセフ
ソン試験回路３２から印加したあるパタンの論理信号群
に対し、被検査ジョセフソン集積回路３１から誤った演
算結果が得られた場合には、当該被検査ジョセフソン集
積回路３１は不良と判断でき、逆に、予め所定の全ての
試験データ・バタンに対し、全て正しい論理演算結果の
得られた被検査ジョセフソン集積回路３１は良品と判断
することかできる。

そして、このようにして良品と判断された被検査ジョセ
フソン集積回路３１を搭載している基板２゜に関しては
、第一領域２１と第二領域２２との間に設定し得る分割
線２３に従い、機械的なカッタやレーザ・ビーム等、公
知既存の適当なる切断手段により、それら第一、第二領
域２１　、２２間を分割すれば、第一領域２１に相当す
る面積領域の基板部分（同一の符号２１を使用する）を
新たに独立なジョセフソン集積回路チップ２１．それも
良品のチップ２１として切り出すことができる。

このようにして良品の集積回路チップ２１のみを選別す
れば、後は公知既存の半導体系集積回路用として提供さ
れているフリップ・チップ・ボンディング法等のリジッ
ドな実装手法により、当該切り出された良品ジョセフソ
ン集積回路チップ２１の各実装用ボンディング・バッド
３４を利用し、コンピュータ・システム・ボード上にこ
れを直ちに搭載して行くことができる。

ただし、上記のジョセフソン集積回路３２が抽出した試
験データを解析する装置が、例えば極低温環境外に置か
れた半導体系の装置、代表的には半導体コンピュータで
ある場合、その動作速度がジョセフソン試験回路３２の
データ処理速度に追い付かないことも考えられる。そう
した場合には、当該基板２０に内蔵させるジョセフソン
試験回路３２としては、第２図に示すような内部回路構
成を有することが望ましい。

すなわち、ジョセフソン試験回路３１が、被検査ジョセ
フソン集積回路３２の試験動作に必要な命令プログラム
を格納するメモリ４１と、この命令プログラムに従って
動作するプロセッサ４２と、プロセッサ４２の動作に伴
フて被検査ジョセフソン集積回路３２の側から得られる
試験データを格納するレジスタ・ファイル４３と、この
レジスタ・ファイル４３に格納された試験データを外部
解析装置（図示せず）に対し送出するためのインターフ
ェイス回路（１１０回路）４４とを有するように構成さ
れていれば、高速に収集された試験データを例えばシフ
ト・レジスタ構成としたレジスタ・ファイル４３にて直
並列変換してから外部解析装置に送出することも可能と
なるから、当該外部解析装置はジョセフソン系の集積回
路に比べると動作の遅い既存の半導体系の解析装置、例
えば半導体コンピュータであっても、これを被検査ジョ
セフソン集積回路３１の試験データ解析に利用すること
ができる。もちろん、第２図にも併示されているように
、ジョセフソン試験回路３２と被検査ジョセフソン集積
回路３１どの間にも、適当なるＩ１０回路４５を挿入し
て良い。

また、上記の被検査ジョセフソン集積回路３１が試験の
結果、良品と判定された場合には、上記したように分割
線２３に沿っての第一、第二領域２１゜２２の分割に従
い、ジョセフソン試験回路３２と被検査ジョセフソン集
積回路３１との間の配Ｌａ３３も当然に切断され、役目
を終えたジョセフソン試験回路３１を搭載している第二
傾城２２は廃棄して良い。

しかるに、第１図に示されている各基板２０は、もとも
と、−枚のウェハに複数個形成されていたものの一つで
あフて良い、換言すれば、−枚のウェハ上に第１図示の
ジョセフソン集積回路構造体を複数個、形成した後、そ
れぞれの基板２０に切り出し、それら個々に切り出した
各基板２０に関して上記の試験を個々に行なうことによ
り、各基板２０に内蔵のジョセフソン集積回路の良否を
個々に判定するようにしても良い。

しかし、もともと−枚のウェハに複数個のジョセフソン
集積回路を構築することを考えるならば、第３図示の構
造もまた、合理的である。

すなわち、基板２０は一枚のウェハ５０であり、その上
にはそれぞれ矩形の領域が複数個、この場合、五列四行
に二十個、形成されており、その中の一つ（図示の場合
は左上隅に点描）の領域が第１図に関しての第二領域２
２に相当する領域となっていて、ここに第１図示のジョ
セフソン試験回路３１に相当する回路が構築され、残り
の十九個の矩形領域は第一領域２１に相当する領域とな
っていて、ここに第１図示の被検査ジョセフソン集積回
路３１に相当する回路が構築されている。

もちろん、ジョセフソン試験回路３２は十九個全ての被
検査ジョセフソン集積回路３１を試験動作させ得るよう
に、望ましくはそれぞれストリップ・ラインを介してそ
れら全ての被検査ジョセフソン集積回路３１に対し接続
が取られている。ただし、図中にも模式的に示されてい
るように、ジョセフソン試験回路３２に隣接する以外の
他の被検査ジョセフソン集積回路３１に対しては、それ
ぞれ、ジョセフソン試験回路３２に近い被検査ジョセフ
ソン集積回路中に形成されている配線を介して間接的に
接続が取られるような配線系となっていて良い。

このような構造においても、検査のために必要な試験用
ボンディング・パッドは、第３図中には示していないが
第１図示実施例と同様、ジョセフソン試験回路３２にの
み設け、同様に第３図中には図示していないが、各第一
領域２１．・・・・・に形成するボンディング・パッド
は後の実装用として、試験時には使用しないようにする
と、先の実施例におけると同様に、各被検査ジョセフソ
ン集積回路３１、・・・・・の非破壊試験を実働環境下
で行なうことができ、その結果、同一ウェハ５０（同一
基板２０）上に複数個形成されている中、良品として判
断された被検査ジョセフソン集積回路を搭載している第
一領域２１．・・・・・のみを、当該ウェハ５０からの
分割後、良品のジョセフソン集積回路チップとして利用
することができる。

明らかなように、単なる比較としては、この第３図示の
構造の方が、第１図示構造に比し、ウェハ５０の利用効
率や製作コストは低く抑えることができる。複数の被検
査ジョセフソン集積回路（実際には図示の場合よりずっ
と数多くできる）で一つのジョセフソン試験回路を共用
しているからである。

もちろん、第３図示の構造体におけるジョセフソン試験
回路３１にも、第２図示の内部構成を採用することがで
きるし、また、ウェハ５０上での配線の都合上、何等か
の問題があれば、試験回路３２の位置は変えることがで
籾る外、その数も増やすことができる。つまり、一つの
ジョセフソン試験回路３２は全ての被検査ジョセフソン
集積回路３１を試験対象とするのではなく、複数個設け
たジョセフソン試験回路３１のそれぞれが各々いくつか
づつの被検査ジョセフソン集積回路３１を試験するよう
な配線となっていても良い。その場合にも、少なくとも
本発明の要旨構成中、最も基本的な構成用件は満足され
、したがってそのような集積回路構造体もまた、本発明
の範囲内となることは明らかである。

なお、単にジョセフソン集積回路部分に備え付けのボン
ディング・パッドの損傷を防ぐだけの目的であるならば
、例えば第４図に模式的に白抜きの矩形と点描した矩形
とを交互に示すように、被検査ジョセフソン集積回路３
１の各信号線路端末に１試験用と実装用の各一対のボン
ディング・パッドｉ３４，３４°を付すということも考
えられる。

しかし、この手法では、ボンディング・パッドの高配置
密度性を大いに阻害し、ひいてはジョセフソン集積回路
３１に必要な面積以上に占有面積を必要とするため、実
用上、採用できる手法とは言い難く、また、試験回路は
外部回路とならざるを得ないため、実働条件下での実時
間高速試験という課題は達成できなくなる。したがフて
、既述してきた通り、本発明においてジョセフソン試験
回路３２と被検査ジョセフソン集積回路３１とを互いに
異なる領域２１　、２２に分割可能に設けることの意義
は、こうした点に鑑みても大きいものがある。

最後に、上記実施例ではジョセフソン集積回路を想定し
たが、将来的には既存の半導体系集積回路に比し遥かに
高速動作の可能な半導体系集積回路もその実現が取沙汰
されているので、そのような超高速半導体集積回路の検
査に関しても、本発明は有効に適用することができる。

［効　　果］ 本発明によると、室温で動作する半導体系の集積回路が
比較的簡素な測定手段で測定できるのに比し、余りに速
い動作速度と極低温環境という実働環境のため、本来的
には困難とされていたジョセフソン集積回路チップに対
しても、その非破壊試験、しかも要すればリアル・タイ
ムでの試験も可能とし、良品チップの選別を可能にする
ことができる。

そして、このように良品チップの選別さえ可能となれば
、後は半導体系の技術として公知のフリップ・チップ・
ボンディング法等により、共通のシステム・ボード上に
沢山の良品チップを自動搭載して行くことができるから
、ジョセフソン・コンピュータにおいても高密度実装を
具現することができる。

また、内蔵させるジョセフソン試験回路の構成の如何に
よっては、試験データを時間的に加工して動作速度の遅
い外部解析装置により解析させることもできるので、解
析ソフトが熟成している点た場合にも同様に得られるも
のである。

【図面の簡単な説明】

第１図は本発明に従って構成された一実施例としての自
己検査機能を有するジョセフソン集積回路構造体の概略
構成図。 第２図はジョセフソン集積回路構造体中に設けるジョセ
フソン試験回路の望ましい一回路構成例に関する説明図
。 第３図は本発明の他の実施例としてのジョセフソン集積
回路構造体の概略構成図。 第４図は単にボンディング・パッドを試験用と実装用に
一対づつ設けて構成すると仮定したジョセフソン集積回
路構造体の概略構成図。 第５図はマイクロ・ブローμ・ビンを用いての従来にお
ける試験方法の説明図。 である。 用ボンディング・パッド、３５は第二領域に備えられた
試験用ボンディング・パッド、４１は命令プログラム・
メモリ、４２はプロセッサ、４３はレジスタ・ファイル
、４４はインターフェイス回路、５０はウェハ、である
。

Claims (8)

【特許請求の範囲】
1. （１）良否の判定を受けるべき被検査集積回路と該被検
   査集積回路を試験動作させて試験データを抽出する試験
   回路を同一基板上にあって互いに分割可能な異なる領域
   に並設し： かつ、該試験回路を外部解析装置に接続するために必要
   な試験用ボンディング・パッドは上記基板にあって該試
   験回路が設けられる上記領域にのみ、備えたこと： を特徴とする自己検査機能を有する集積回路構造体。
2. （２）上記基板はウェハであり： 上記被検査集積回路が該ウェハ上の異なる領域に互いに
   分割可能に形成された複数個あるのに対し、該ウェハ上
   に形成される上記試験回路は一つであって： 該一つの試験回路は、該複数個の被検査集積回路の全て
   から、それぞれ上記試験データを抽出すること： を特徴とする請求項１に記載の自己検査機能を有する集
   積回路構造体。
3. （３）上記被検査集積回路と上記試験回路は、共に極低
   温環境下で動作するジョセフソン回路であること： を特徴とする請求項１または２に記載の自己検査機能を
   有する集積回路構造体。
4. （４）上記試験回路は、上記試験動作に必要な命令プロ
   グラムを格納するメモリと、該命令プログラムに従って
   動作するプロセッサと、該プロセッサの動作に伴って得
   られる試験データを格納するレジスタ・ファイルと、該
   レジスタ・ファイルに格納された上記試験データを外部
   解析装置に対して送出するためのインターフェイス回路
   とを有していること： を特徴とする請求項１、２または３に記載の自己検査機
   能を有する集積回路構造体。
5. （５）良否の判定を受けるべき被検査集積回路と該被検
   査集積回路を試験動作させて試験データを抽出する試験
   回路を同一基板上にあって互いに分割可能な異なる領域
   に並設し： かつ、該試験回路を外部解析装置に接続するために必要
   な試験用ボンディング・パッドは上記基板にあって該試
   験回路が設けられる上記領域にのみ、備えた上で： 上記試験動作により得られる上記試験データを解析する
   ことにより、良品と判断された上記集積回路の形成され
   ている領域を該試験回路の形成されている領域から分割
   し、新たに独立な集積回路チップとすること： を特徴とする集積回路良品チップの選別方 法。
6. （６）上記基板はウェハであり： 上記被検査集積回路が該ウェハ上の異なる領域に互いに
   分割可能に形成された複数個あるのに対し、該ウェハ上
   に形成される上記試験回路は一つであって： 該一つの試験回路は、該複数個の被検査集積回路の全て
   から、それぞれ上記試験データを抽出すること： を特徴とする請求項５に記載の集積回路良品チップの選
   別方法。
7. （７）上記被検査集積回路と上記試験回路は、共に極低
   温環境下で動作するジョセフソン回路であること： を特徴とする請求項５または６に記載の集積回路良品チ
   ップの選別方法。
8. （８）上記試験回路は、上記試験動作に必要な命令プロ
   グラムを格納するメモリと、該命令プログラムに従って
   動作するプロセッサと、該プロセッサの動作に伴って得
   られる試験データを格納するレジスタ・ファイルと、該
   レジスタ・ファイルに格納された上記試験データを外部
   解析装置に対し送出するためのインターフェイス回路と
   を有していること： を特徴とする請求項５、６または７に記載の集積回路良
   品チップの選別方法。