JPS6269666A - イオン注入法 - Google Patents

イオン注入法

Info

Publication number
JPS6269666A
JPS6269666A JP61224068A JP22406886A JPS6269666A JP S6269666 A JPS6269666 A JP S6269666A JP 61224068 A JP61224068 A JP 61224068A JP 22406886 A JP22406886 A JP 22406886A JP S6269666 A JPS6269666 A JP S6269666A
Authority
JP
Japan
Prior art keywords
silicon
ions
boron
layer
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61224068A
Other languages
English (en)
Other versions
JPH0727877B2 (ja
Inventor
ドリス　ウイニフレツド　フラツトレイ
シエン　テン　スウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS6269666A publication Critical patent/JPS6269666A/ja
Publication of JPH0727877B2 publication Critical patent/JPH0727877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業」二の利用分野〉 この発明は、半導体処理工程におけるホウ素イ゛　　オ
ン注入（インプランテーシミン）の制御すなわち局限法
に関する。
〈発明の背景〉 正の電荷領域を作るために、イオン注入法によってホウ
素イオンをシリコン中に注入することは、半導体産業界
において周知である。しかし、ホウ素はシリコンから二
酸化シリコンの隣接表面に急速に移動して、二酸化シリ
コン中に拡散する。成る構成では、すなわち、イオン注
入を用いてホウ素をドープするシリコンが、二酸化シリ
コンからなる分離誘電体層の−１−に設けられている場
合には、二酸化シリコンに対する注入ホウ素イオンのこ
のうわべの親和力は、決定的な欠点となる。このシリコ
ン構造を比較的多量のホウ素イオンでドープした場合は
、注入イオンを置換型にするために加熱すると、ホウ素
か酸化物層内に急速に拡散し、かつ、そこから隣接する
面、例えば下側の単結晶シリコン基板内に拡散する。絶
縁誘電体層中へのおよび、僅かではあるが、基板中への
ホウ素のこの実質的な移動は、このような構成を持つ装
置の動作を著しく損う。この発明はこの問題に対する１
つの解決をグーえるものである。
〈発明の概要〉 基板から二酸化シリコンの層によて分離されているシリ
コンの層は、先ず少量のリンイオンを。
次に、多量のホウ素イオンをイオン注入法により注入さ
れて、ｐ導電型にされる。注入リンイオンによって、シ
リコンから二酸化シリコンへのホウ素イオンの実質的な
拡散およびこれに続くわずかではあるが、酸化物から基
板の隣接領域内へのホウ素イオンの実質的な拡散か阻１
トされる。
〈発明の詳細な説明〉 この発明は、半導体基板上に、相互接続体およびゲート
等の導電構造の形成に関し、特にイオン注入法を利用し
てホウ素イオンをシリコン層に注入して、この層をｐ型
導電性とすることによって上記構造を形成する技術に関
する。この明細書において用いるシリコン層という用語
は、基板全体を覆うシリコン層あるいは基板の一部のみ
を覆うシリコン層、即ち、パターン形成されたシリコン
層を意味する。
この発明によって導電性とされるシリコン層は、通常の
技術、好ましくは低圧化学蒸着（ＬＰＧＶＤ）または同
様な処理によって、基板上に被着することができる。こ
のようなシリコン層の適当な厚さは約３０Ｏｎ＠乃至約
７００ｏ−で、好ましくは約４００ｎ■乃至約５００ロ
ーである。このシリコン層は、アモルファス状態または
多結晶状態に、好ましくはアモルファス状態に被着され
、かつこの発明による方法における２回のドーピング処
理の前、２回のドーピング処理の間で、またはその後で
パターン化される。
この発明の方法は、ホウ素イオンをドープするシリコン
構造か、その下にある基板、典型的には単結晶シリコン
の基板から、一般にゲート酸化物と呼ばれている二酸化
シリコンの絶縁層によって絶縁されているような構成に
おいて有用である。
これは前述したように、注入されたホウ素イオンはシリ
コン層から隣接する二酸化シリコン層の表面に急速に移
動し、その後に、大閂に酸化物層に拡散する傾向がある
ことによる。発明者は、シリコン構造に初めに少量のリ
ンイオンを注入しておくと、ホウ素イオンがシリコン構
造内に保持され、酸化物層には拡散しないことを発見し
た。この現象のメカニズムは未だ明確には判っていない
が、リンイオンが粒界を閉塞し、より小さなホウ素イオ
ンがシリコン層の外部に拡散していくことを阻止してい
るものと考えられる。
シリコン構造に対する初めのドーピングは、望ましくは
イオン注入によりて行われる。しかし、シリコン層の被
着時に例えばリン源、例えばホスフィンをＬＰＧＶＤ被
着混合物に加えることによって、この被着と同時にシリ
コン層をドープしてもよい。また１通常の技術を用いた
拡散法によって、例えばオキシ塩化リンのようなリン源
の存在下において、高温、すなわち９０口０乃至１１０
０℃に加熱する技術を用いた拡散法によっても、このシ
リコン層をドープすることは可能である。しかし、リン
イオンをシリコン層全体にわたって均一に分布させるよ
りも、ある所定深さにピークを設定するほうが、より効
果的な障壁を形成すると考えられるので、イオン注入法
が望ましい。リンイオンの注入量は、約１２０乃至１６
０ＫｅＶ、望ましくは約＋４０ＫｅＶにおいて、約１０
１１＋イオン／ｃ＋ｓ２以下、約１０″乃至約１０１５
イオン／Ｃ■２が適当で、約１０１３乃至１０１４イオ
ン／Ｃ腸２が好ましい。その後、必要に応じて、この注
入イオンを約ａｏｏ’乃至１０００℃の温度、（約８５
０°Ｃが適当）に加熱することによって、アニール処理
する。
その後、約３０乃至４０にｅＶ　（約３５ＫｅＶが適当
）の注入エネルギで、少なくとも約ＩＱＩＢイオン／ｃ
ｓ”、適当量は約１０１５乃至１０′６イオン／Ｃ■２
、好ましくは、約４　Ｘ　１０”イオン／Ｃｍ”の量の
ホウ素をこのシリコン構造に注入する。当然ながら、ホ
ウ素の注入量は、シリコン構造がＰ型導電性となるよう
に、リン注入量より充分多くなければならず、好ましく
は、シリコン構造をＰ千尋電型とするに充分な量でなけ
ればならないことは理解されよう。
ホウ素注入体はその後に、適当な温度としては約８００
”乃至１０００℃で、好ましくは約９００℃の温度でア
ニールされる。このようにして、注入されたホウ素イオ
ンを絶縁酸化層およびその下側の基板に拡散させること
なく、シリコン構造をｐ千尋電性にすることができる。
この発明による利点を生かし得る処理工程としては、例
えばＭＯＳＦＥＴの製造に応用できるような、ウェハ内
にｎ型およびｐ型のチャンネルを形成する工程がある。
その典型的な工程を図に示す。第１図において、出発点
となる基板は、ｎ型井戸１２を形成するために適当な不
純物がわずかに注入されたｐ型シリコンウェハ１０であ
る。例えばウェハ１０の表面をホトリソグラフィ技術て
周知のやり方でマスクしてウェハにリンイオンを１０１
２イオン／Ｃ■２の濃度で注入し、その後、注入イオン
を浸透させるために約１２００℃に加熱する。その後で
、適当なマスクを用いて、ウェハ１０の表面を部分的に
酸化し、厚いフィールド酸化物１４を形成する。
次に、第２図に示すように、通常の技術によって、適当
な方法としては約８００℃の蒸気中で酸化することによ
って、このシリコン構造全体にわたって、高純度のゲー
ト酸化物の薄い層１６を成長させる。その後、このシリ
コン構造上に、シリコン層１８を形成するが、この層は
、５６０°ＣでシランからのＬＰＧＶＤによりアモルフ
ァス状態に形成するのが適当である。このシリコン層１
８には、少量、例えば１０１３イオン／ＣＩＱのリンが
イオン注入されると共に、ホトリソグラフィ技術によっ
て、第３図に示すように共にｎ型にドープされた絶縁ゲ
ート構造２０．２２が形成される。これら構造物は、例
えば島、線等のいかなる形状にもできる。
この構造上ホトレジスト層２４が形成され、第３図に示
すようにｎ−型井戸１２をマスクするようにパターン形
成される。この構造に再びリンイオンが注入されて、第
４図に示すように基板１０内にソースおよびトレイン注
入部２６が形成される。このリンイオンの注入量は、ソ
ースおよびトレイン注入部２６とゲート構造物２２が全
てｎ千尋電型となるのに充分な量である。この構造は再
びホトリソグラフィ技術を用いてｎ−型井戸１２トにあ
る表面だけが露出されるようにマスクされ、第５図に示
すように、シリコン構造２０をＰ＋とし、Ｐ＋のソース
およびトレイン注入部２８が形成されるように適当な量
のホウ素イオンがイオン注入される。
上述した諸イオン注入工程は、シリコン構造２０に、ホ
ウ素イオン注入工程より少し前に少量のリンイオンを注
入するという順序さえ守られるならば、どのような順序
で行ってもよい。例えば、シリコン構造２０の部分のみ
を露出するようにホトリソグラフィ技術で基板をマスク
して、シリコン構造２０上にリンを軽く注入し、その後
、ｎ−井戸１２上にある表面が露出するように、更にレ
ジストを除去し、ホウ素イオン注入を行う。次に、レジ
ストを除去し、この構造物の表面上にバタン形成した新
たなレジスト層を形成し、露出している部分にイオン注
入することによって、シリコンゲート構造２２をドープ
すると共に、ソース及びドレン注入部２６を形成する。
第５図に示すようなＭＯＳＦＥＴを従来の方法で製造す
る場合は、リンおよびホウ素注入部はいずれの順序でで
も形成される。しかし、ホウ素注入部の場合、注入イオ
ンを加熱して、それを置換型とするとき、ホウ素イオン
がゲート酸化物１６内に拡散し、そこから、その、幾分
かが下側のウェハ基板１０内に拡散する。一般に単結晶
シリコンであるウェハ内にはホウ素イオンは容易には浸
透しないので、ホウ素イオンは酸化物とウヘへとの境界
面に集まる傾向がある。第５図に示す装置では、シリコ
ンゲート２０を通常のホウ素イオン注入法で処理した場
合に生じるようなシリコンゲート２０からのホウ素イオ
ンの重大な流出によって、この装置の電圧に大きなシフ
トが生じ、かつこの装置のしきい値電圧が鋭く低下して
しまうために、装置の性能は相当低くなってしまう。
第５図に示す装置は１通常の処理方法の中の任意のもの
によって処理されて、装置が完成される。例えば、第６
図に示すように、シリコンゲート２０．２２の上に酸化
物層３０を成長させ、硼リンシリケート（ｂｏｒｏｐｈ
ｏｇｐｈｏｓｉｌｉｃａｔｅ）ガラスのようなりフロー
ガラス３２の層をこれらの上に被着させる。このガラス
層３２を加熱して、その表面を平坦にし、ホトリソグラ
フィ技法により区画限定してソースおよびトレイン領域
２６．２８−）Ｈに開口３４を形成する。その後、ガラ
スを加熱して、第６図に示すように開口３４の端部な柔
軟にして、なめらかにする。その後、適当な金属または
ドープされたシリコンからなる第２の導電層３６を被着
して、パターン形成し、最後の封止部層３８を形成して
、第７図に示す装置が完成する。
この発明の方法の長所は、リンドープ段階を付加しない
で形成した同様な装置では、シリコンと二酸化シリコン
との境界面におけるホウ素イオンの濃度が、この発明に
よって製造した装置よりも１桁以上も高くなってしまう
ことを考えれば明らかになる。通常の方法で形成した装
置のゲート酸化物中におけるホウ素イオンの濃度は、絶
縁されたシリコン構造における濃度の１０倍にも達し、
かつ、典型的には約−ＩＶであるしきい値電圧が正の電
圧にシフトさせられる。
次に示す例はこの発明をさらに説明するためのものであ
るが、この発明はこの例についての詳細な説明に限定さ
れるものではないことを理解されたい。この例では、特
に断わらない限り、全ての部とパーセンテージは重量部
及び重量パーセントであり、かつ、すべての温度は摂氏
温度（’Ｃ）である。
〈例〉 ＜１００＞の結晶方位を持つ８個の単結晶シリコンウェ
ハの群を９００６で蒸気中で酸化し、各ウェハの表面上
に１０００■の二酸化シリコン層を形成した。これらの
ウェハをＬＰＣＶＤ反応装置に配置し、５００ｎ園の厚
さのアモルファスシリコン層を、５６０°Ｃ１３５０Ｃ
１３５Ｏ，２（１０ｃｍ３／　ｗｉｎの流量でシランか
ら各酸化物層上に被着させた。
半数のウェハのシリコン層に１０目イオン／Ｃ■２、残
りの半数に２　ｘ　１０１５イオン／Ｃ■２の皺のリン
イオンを１２０にｅＶでイオン注入し、その後に前記半
数分には４　Ｘ　ｌ０１５イオン／Ｃ■２、残りの半数
分には８　Ｘ　１０”イオン／ｃｍ２の閂のホウ素イオ
ンを４゜ＫｅＶで注入した。これらのサンプルを、３０
分間９００°Ｃの乾燥した酸素中で酸化した。
ホウ素イオンの注入琶か多いほうのウェハ中の２つを二
次イオン質問分析計（ＳＩＭＳ）によって分析した結果
、約４２５０■の深さにおけるホウ素イオン濃度は、約
１．５．　ｘ　１（１”イオン／ｃｍ”であった。これ
とは対照的に、最初にリンイオンの注入を受けていない
という点を除いて、全く同一の処理をした２つのウニへ
のホウ素イオン濃度は。
４５０ｒｖの深さで１．２５ｘ　１０”イオン／Ｃ鵬３
で、前者とは１桁の違いがあった。
残りのウェハから酸化物層を除去し、キャパシタを形成
してテストしたところ、ウェハ間には何らの違いもなか
った。このことはホウ素イオンが酸化物層を浸透してい
ないことを示している。この発明の方法の長所は、これ
らの結果によって証明される。
【図面の簡単な説明】
第１図乃至第７図はこの発明によって改善された半導体
製造法の各段階を示す断面図である。 １６・・・・二酸化シリコン層、２０・・・・シリコン
構造。

Claims (1)

    【特許請求の範囲】
  1. （１）二酸化シリコン層上に設けられたシリコン構造に
    充分量のホウ素イオンを注入して、上記シリコン構造を
    ｐ型導電性とするイオン注入法において、ホウ素のイオ
    ン注入の前にリンイオンで上記シリコン構造をドープす
    ることによって上記ホウ素イオンを注入した構造のアニ
    ーリング中に上記酸化物層内にホウ素イオンが移動する
    ことを実質的に阻止するようにしたイオン注入法。
JP61224068A 1985-09-23 1986-09-22 イオン注入法 Expired - Lifetime JPH0727877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US778986 1985-09-23
US06/778,986 US4637836A (en) 1985-09-23 1985-09-23 Profile control of boron implant

Publications (2)

Publication Number Publication Date
JPS6269666A true JPS6269666A (ja) 1987-03-30
JPH0727877B2 JPH0727877B2 (ja) 1995-03-29

Family

ID=25114954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61224068A Expired - Lifetime JPH0727877B2 (ja) 1985-09-23 1986-09-22 イオン注入法

Country Status (3)

Country Link
US (1) US4637836A (ja)
JP (1) JPH0727877B2 (ja)
KR (1) KR950008848B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6251248A (ja) * 1985-08-30 1987-03-05 Toshiba Corp 半導体装置の製造方法
US4889819A (en) * 1988-05-20 1989-12-26 International Business Machines Corporation Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
FR2651068B1 (fr) * 1989-08-16 1994-06-10 France Etat Procede de fabrication de transistor mos mesa de type silicium sur isolant
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
IT1256362B (it) * 1992-08-19 1995-12-04 St Microelectronics Srl Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling
EP0622832B1 (en) 1993-03-17 2000-05-31 Canon Kabushiki Kaisha Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method
EP0657929B1 (en) * 1993-12-07 2004-08-18 Infineon Technologies AG Method of fabricating MOSFETS with improved short channel effects
US5824576A (en) 1996-02-23 1998-10-20 Micron Technology, Inc. Method of forming complementary type conductive regions on a substrate
US5780330A (en) * 1996-06-28 1998-07-14 Integrated Device Technology, Inc. Selective diffusion process for forming both n-type and p-type gates with a single masking step
US5882962A (en) * 1996-07-29 1999-03-16 Vanguard International Semiconductor Corporation Method of fabricating MOS transistor having a P+ -polysilicon gate
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
NZ552870A (en) * 2003-11-03 2007-08-31 Black & Decker Inc Tripod assembly with legs at least partially enclosing base and head in closed position

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB421061I5 (ja) * 1964-12-24
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
US4502894A (en) * 1983-08-12 1985-03-05 Fairchild Camera & Instrument Corporation Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
JPS6057952A (ja) * 1983-09-09 1985-04-03 Toshiba Corp 半導体装置の製造方法
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy

Also Published As

Publication number Publication date
US4637836A (en) 1987-01-20
JPH0727877B2 (ja) 1995-03-29
KR870003556A (ko) 1987-04-18
KR950008848B1 (ko) 1995-08-08

Similar Documents

Publication Publication Date Title
JPS61179567A (ja) 自己整合積層ｃｍｏｓ構造の製造方法
JPH02284462A (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
JPS63155750A (ja) 半導体装置の製造方法
JPS6269666A (ja) イオン注入法
JPS59117153A (ja) 半導体装置とその製造方法
JPS5917243A (ja) 半導体装置の製造方法
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
KR100187680B1 (ko) 반도체 소자의 제조방법
JPH0227769A (ja) 半導体装置
JP3297102B2 (ja) Ｍｏｓｆｅｔの製造方法
JPS63271972A (ja) 薄膜トランジスタの製法
JPH04354328A (ja) 半導体装置の製造方法
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH05190848A (ja) Ｍｏｓｆｅｔの製造方法
JPS6266678A (ja) 半導体装置の製造方法
JPS58138068A (ja) 相補型ｍｏｓ半導体装置の製造方法
JPS62193170A (ja) 電界効果半導体装置の製造方法
JPH05218069A (ja) Ｍｏｓトランジスタおよびその製造方法
JPS60116164A (ja) 半導体装置の製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPH02162739A (ja) 半導体装置の製造方法
JPS62224973A (ja) Ｍｉｓ型半導体装置の製造方法
JPH02295130A (ja) 半導体装置の製造方法
JPS61198648A (ja) 半導体装置の製造方法
JPH01201961A (ja) Ｍｏｓ電界効果形半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term