JPH04158687A - 最小値回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、例えば高精度の相関器回路１中間値回路及
び輝度信号搬送色信号分離回路等をはじめとする画像フ
ィルタに使用して好適する最小値回路の改良に関する。

（従来の技術） 周知のように、最小値回路及び最大値回路を組み合わせ
ることによって、第８図に示すような高精度の相関器回
路や第９図に示すような高精度の中間値回路を構成する
ことができる。

まず、第８図に示す相関器回路は、２つの入力端子１１
．１２に入力された第］及び第２の信号を、共に最大値
回路１３及び最小値回路１４に供給し５、それぞれの最
大値成分及び最小値成分を選出した後、最大値回路１３
の出力及び電源端子１５に印加された基準電圧Ｖ　ｒｅ
ｆを最小値回路１６に供給して選出された出力と、最小
値回路１４の出力及び電源端子】７に印加された基準電
圧Ｖ　ｒｅｆを最大値回路１８に供給して選出された出
力とを加算回路１９で加算することにより、上記第１及
び第２の信号のレベルを制御した相関信号を生成し、出
力端子２０から取り出すようにしたものである。

また、第９図に示す中間値回路は、３つの入力端子２１
，２２．２３に入力された第〕、第２及び第３の信号の
うち、第１及び第２の信号を最大値回路２４に供給し、
第２及び第３の信号を最大値回路２５に供給し、第３及
び第１の信号を最大値回路２６に供給してそれぞれの最
大値成分を選出した後、各最大値回路２４．２５．２６
の出力を最小値回路２７に供給することにより、上記第
１乃至第３の信号の中間値成分を取り出し、出力端子２
８から取り出すようにしたものである。

ここで、上述した構成の相関器回路及び中間値回路を利
用することにより、第１０図に示すような輝度信号搬送
色信号分離回路を構成することかできる。すなわち、入
力端子２９に供給された複合画像信号は、ＩＨ遅延回路
３０．３１で１水平ライン分づつ遅延された後、マトリ
クス回路３２に供給されることによって、〕Ｈ遅延回路
３０の前後の信号に基づいて第１の色信号が生成され、
ＩＨ遅延回路３１０前後の信号に基づいて第２の色信号
が生成されて時分割的に出力される。これら第１及び第
２の色信号は、相関器回路３３に供給されてレベル制御
された第３の色信号となり、中間値回路３４に供給され
る。

この中間値回路３４は、゛第９図では図示していないが
、相関器回路３３から出力される第３の色信号を所定量
づつ遅延させて３つに分割し、この３つの第３の色信号
の中間値成分を色信号として取り出すものである。そし
て、この中間値回路３４から出力される色信号が、出力
端子３５から取り出されるとともに、以上の処理時間を
合わせるために遅延回路３６で遅延させた複合画像信号
と加算回路３７で加算されて輝度信号が生成され、出力
端子３８から取り出される。

ここにおいて、上記最小値回路１４，１６゜２７は、第
１１図に示すように構成される。すなわち、図中Ｑ１は
ＰＮＰ型のトランジスタで、そのベースは定電圧ｖＨの
印加された端子３９に接続されている。また、このトラ
ンジスタＱ１のエミッタは、抵抗Ｒ１を介して正電圧子
Ｂの印加された電源端子４０に接続されている。さらに
、トランジスタＱ１のコレクタは、出力端子４１に接続
されるとともに、ＰＮＰ型のトランジスタＱ２゜Ｑ３の
エミッタ共通接続点に接続されている。これら各トラン
ジスタＱ２．Ｑ３のベースは、それぞれ入力端子４２．
４３に接続され、コレクタは共に負電圧−Ｂの印加され
た電源端子４４に接続されている。

ここで、入力端子４２．４３の電圧をそれぞれ％Ｎｎｌ
　、　Ｖｉｎ２　、出力端子４１の電圧をＶ　ｏｕｔと
し、エミッタ結合トランジスタＱ２．Ｑ３のバイアス電
流となるトランジスタＱ１のコレクタ電流を２ｉｏとす
る。すると、電圧Ｖｉｎｌ　、　　Ｖｉｎ２か同電位の
場合には、トランジスタＱ２．Ｑ３にそれぞれ等しい電
流１ｏか流れる。また、電圧Ｖ　ｉｎｌか電圧Ｖｉｎ２
よりもある程度（例えば１００　ｍ　Ｖ程度）高くなる
と、トランジスタＱ２かカットオフしてトランジスタＱ
３にのみ電流２Ｉｏが流れる。逆に、電圧Ｖ　ｉｎｌか
電圧Ｖｊｎ２よりも低くなると、トランジスタＱ３かカ
ットオフしてトランジスタＱ２にのみ電流２１０が流れ
る。

そして、以上のように構成された最小値回路を用いた相
関器回路を利用して、輝度信号搬送色信号分離回路を形
成することにより、ドツト妨害やクロスカラーが小さく
なるという利点が生じる。

ところで、上記のような最小値回路を用いた相関器回路
を利用する画像フィルタでは、相関器回路の特性か全体
の特性に大きく影響し、相関器回路の特性は最小値回路
の特性で決定される。しかしながら、実際の最小値回路
は、その特性か理想的なものてないために、現実的には
ドツト妨害やクロスカラーか残ってしまうという問題が
生じている。

すなわち、第１１２図に示した最小値回路において、熱
電圧をＶｔ　　（室温では約２６ｍＶ）とし、トラ〉ジ
スタのエミッタ・コレクタ間飽和電流をＩｓとおくと、
電圧Ｖｉｎｌ　、　　Ｖｉｎ２が同電位の場合の出力電
圧Ｖ　ｏｕｔは、 Ｖｏｕｔ　−Ｌ’ｔｎｌ　＋Ｖｔ−ｊ７ｎ　（Ｉｏ　／
　Ｉｓ　）となるが、電圧Ｖ　ｉｎｌが電圧Ｖ　Ｉｎ２
よりも低い場合の出力電圧Ｖ　ｏｕｔは、 Ｖｏｕｔ　−Ｖｔｔ＋ｌ　＋Ｖｔ　−ｉ　ｎ　（２１ｏ
　／　Ｉｓ　）となる。つまり、従来の最小値回路は、
入力電圧Ｖｔｎ１　、　Ｖｉｎ２が等しい場合とそうで
ない場合とで、出力電圧Ｖ　ｏｕｔに本質的に Ｖｔ−Ｉｎ２（約１８　ｍ　Ｖ　） の誤差を持っていることになる。

第１２図及び第１３図は、それぞれ従来の最小値回路の
特性を示している。これらの特性は、回路解析プログラ
ム５ＰＩＣＥによるシミュレーションで得た結果であり
、第１２図はＤＣ（直流）特性を示１７、第１３図は入
力端子４２．４３の一方を固定電位にし他方に正弦波を
入力したときの過度特性を示しており、正弦波の電圧が
低いところでは、出力電圧か入力端子よりも少し高くな
るとともに、正弦波の電圧が高いところでは、出力電圧
か固定電圧よりも少し高くなっていることかわかる。な
お、この最小値回路では、トランジスタのベース・エミ
ッタ間電圧骨だけＤＣ（直流）オフセットをもつが、こ
こでは簡単のためにそのＤＣオフセット分は補正してい
る。

そして、これらの特性例において、入力信号電圧が低い
ときに出力電圧が理想より低くなることも重要であるが
、それ以上に入力信号電圧か高いときに出力電圧が固定
電圧よりも高くなることが問題であり、相関器回路や中
間値回路を構成したときに、この誤差分が出力にそのま
ま漏れて表われ、ドツト妨害やクロスカラーを生じさせ
るからである。

ここで、このような最小値回路を用いて構成した相関器
回路は、上記の誤差が士で出るので、約３６ｍＶの誤差
（漏れ）を生しることになる。従来ては、この最小値回
路の特性に係る相関器回路の性能の不足分は、信号振幅
を大きくすることで対処している。つまり、信号振幅を
例えばｌＶｐｐ゛　　とすると、漏れ成分か３６ｍＶで
あるので、相対的な漏れ成分の割合は約−３０ｄＢとな
り、実用に供し得るようになるものである。

しかしながら、現在では、より高精度な最小値回路の開
発か強く求められている。また、従来の最小値回路では
漏れ電圧の最小値が決まっているので、特性を改善する
ためには入力信号振幅を大きくする以外に対処のしよう
がない反面、電源電圧の制限もあることから、特性の改
善には限界が生じているとともに、低電圧動作化するこ
とか困難になっている。

（発明か解決しようとする課題） 以上のように、従来の最小値回路では、本質的な誤壓を
持っているため高精度な性能を望むことかてきないとい
う問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、高精度な性能を持ち、例えば高精度の相関器回路や中
間値回路及び高性能な輝度信号搬送色信号分離回路等の
実現を可能にする極めて良好な最小値回路を提供するこ
とを［１的とする。

［発明の構成コ （課題を解決するための手段） この発明に係る最小値回路は、コレクタか第１の基準電
位点に接続された第１のトランジスタと、この第１のト
ランジスタと同極性でベース・コレクタか接続された第
２のトランジスタとをエミッタ共通接続してなる第１の
エミッタ結合対と、この第１のエミッタ結合対のエミッ
タ共通接続点と第２の基準電位点との間に介挿接続され
る第１の電流源と、 第２のトランジスタと同極性でベース・コレクタか接続
されその接続点が該第２のトランジスタのベース・コレ
クタ接続点に共通接続された第３のトランジスタと、こ
の第３のトランジスタと同極性てコレクタが第１の基準
電位点に接続された第４のトランジスタとをエミッタ共
通接続してなる第２のエミッタ結合対と、 この第２のエミッタ結合対のエミッタ共通接続点と第２
の基準電位点との間に介挿接続される第２の電流源と、 第２のトランジスタのベース・コレクタ接続点と第３の
トラン、′スタのベース・コレクタ接続点との共通接続
点と、第】の基準電位点との間に介挿接続される第３の
電流源と、 第１のトランジスタと逆極性で該第１のトランジスタの
ベースがコレクタに接続されベースが第３の基！ｆ１電
位点に接続された第５のトランジスタと、 この第５のトランジスタのエミッタと第１の基準電位点
との間に介挿接続される第４の電流源と、第１のトラン
ジスタと逆極性で該第１のトランジスタのベースがエミ
ッタに接続されコレクタが第２の基準電位点に接続され
た第６のトランジスタと、 第４のトランジスタと逆極性で該第４のトランジスタの
ベースかコレクタに接続されベースが第３の基準電位点
に接続された第７のトランジスタと、 この第７のトランジスタのエミッタと第１の基準電位点
との間に介挿接続される第５の電流源と、第４のトラン
ジスタと逆極性で該第４のトランジスタのベースかエミ
ッタに接続されコレクタが第２の基準電位点に接続され
た第８のトランジスタと、 第１のトランジスタと同極性でベースが第６のトランジ
スタのベースに接続されコレクタが第７のトランジスタ
のエミッタに接続された第９のトランジスタと、この第
９のトランジスタと同極性でベースが第８のトランジス
タのベースに接続されコレクタか第５のトランジスタの
エミッタに接続された第１０のトランジスタとをエミッ
タ共通接続してなる第３のエミッタ結合対と、この第３
のエミッタ結合対のエミッタ共通接続点と第２の基準電
位点との間に介挿接続される第６の電流源とを備え、 第６及び第８のトランジスタのベースをそれぞれ入力端
、と１５、第２及び第３のトランジスタの各ベース・コ
レクタ共通接続点を出力端とするように構成したもので
ある。

（作用） 上記のような構成によれば、第３のエミッタ結合対の作
用により、従来生していた誤差分を強制的に補正するこ
とができ、高精度の相関器回路や中間値トｊｊ路及び高
性能な輝度信号搬送色信号分離回路等の実現を可能にす
ることができる。

（実施例） 以下、この発明の一実施例について図面を参照し、て詳
細に説明する。第１図において、４５は一対のＮＰＮ型
のトランジスタＱ１］、、Ｑｉ２をエミッタ共通接続し
てなる第１のエミッタ結合対であり、トランジスタＱ１
１はそのコレクタか正電圧子Ｂの印加された電源端子４
６に接続され、トランジスタＱ１２はそのベース・コレ
クタか接続されてダイオード構成となされている。

また、これらトランジスタＱｌｌ、Ｑ１２のエミッタ共
通接続点は、定電流［１１１を介して、負電圧−Ｂの印
加された電源端子４７に接続されている。一方、図中４
８は一対のＮＰＮ型のトうンシスタＱ１３．Ｑ１４をエ
ミッタ共通接続してなる第２のエミッタ結合対であり、
トランジスタＱ１４はそのコレクタか電源端子４６に接
続され、トランジスタＱ１３はそのベース・コレクタか
接続されてダイオード構成となされている。また、これ
らトランジスタＱ１３．Ｑ１４のエミソタナを過接続点
は、定電流源Ｉ　１２を介して電源端子４７に接続され
ている。そして、トランジスタＱ１２，０１３の各ベー
ス・コレクタの接続点は、互いに共通接続されており、
その共通接続点は、出力端子４９に接続されるとともに
、定電流源１１３を介して電源端子４６に接続されてい
る。

ここで、上記トランジスタＱ　１　］のベースは、ＰＮ
Ｐ型のトランジスタＱ　１．５のコレクタとＰＮＰ型の
トランジスタＱ１６のエミッタとの接続点に接続されて
いる。このトランジスタＱ　］、　５は、そのエミッタ
か定電流源１１４を介して電源端子４６に接続され、ト
ランジスタＱ１６は、そのコレクタか電源端子４７に接
続され、ベースが入力端子５０に接続されている。また
、上記トランジスタＱ　］、　４のベースは、ＰＮＰ型
のトランジスタＱ１７のコレクタとＰＮＰ型のトランジ
スタ０１８のエミッタとの接続点に接続されている。

このトラ−・ジスタＱ１７は、そのエミッタが定電流源
１１５を介して電源端子４６に接続され、トランジスタ
・０１８は、そのコレクタが電源端子４７に接続され、
ベースが入力端子５１に接続されている。そして、トラ
ンジスタＱ１５．Ｑ１７の各ベースは共通接続され、そ
の接続点は定電圧Ｖ）Ｉの印加された電圧端子５２に接
続されている。

また、第１図中５３は一対のＮＰＮ型のトランジスタＱ
１９．Ｑ２０をエミッタ共通接続してなる第３のエミッ
タ結合対であり、そのエミッタ共通接続点は、定電流源
１１６を介して電源端子４７に接続されている。このう
ち、トランジスタＱ　］、　９は、そのベースがトラン
ジスタＱ１６のベースと共通接続され、コレクタがトラ
ンジスタＱ　］、、　７のエミッタと定電流源１１．５
との接続点に接続されている。また、トランジスタＱ　
２０は、そのベースかトランジスタＱ１８のベースと共
通接続され、コレクタかトランジスタＱ　１．５のエミ
ッタと定電流源１１４との接続点に接続されている。

ここで、上記のように構成されたこの実施例の回路動作
を説明するに先立ち、第１図に示す回路から第３のエミ
ッタ結合対５３を除去した第２図に示す回路について説
明を行なっておくことにする。この第２図に示す回路は
、第１１図に示した従来回路と同様に最小値回路を構成
しているが、スイッチング特性を向上させるためにＮＰ
Ｎ型のトランジスタＱｌｌ〜Ｑ１４を使用したものであ
る。そして、定電流源Ｉｌｌ〜１１３の出力電流は２１
ｏに設定され、定電流源１１４，１１５の出力電流はＩ
ｏに設定されているとする。

ここにおいて、入力端子５１の電圧Ｖ　ｊｎ１２ヲー定
の電位に固定し、入力端子５０の電圧Ｖ　１ｎｌｌを変
化させることを考える。まず、電圧Ｖ　１ｎｌｌ、Ｖ　
１ｎ１２が同電位のときには、全てのトランジスタＱｌ
】〜Ｑ１８に等しい電流ＩＯか流れる。各トランジスタ
Ｑ　１．１〜０１８のベース・エミッタ間電圧をそれぞ
れＶｈｅｌｌ〜Ｖ’ｂｅ１ｇとすると、入力端子Ｖ　１
ｎ１１．　　Ｖ　１ｎ１２と出力電圧Ｖ　ｏｕｔとの関
係は、Ｖ　ｏｕｔ　−Ｖ　１ｎｌｌ＋　Ｖ　ｂｅｌＧ−
Ｖ　ｂｅｌｌ＋　Ｖ　ｂｅ１２−　Ｖ　１ｎ１２＋　Ｖ
　ｂｅｌｇ　−Ｖ　ｂｅ１４±Ｖｂｅ１３となる。さら
に、各トランジスタＱｌｌ〜Ｑ　１．８の・＼−ス・エ
ミ・Ｉり間型圧Ｖｂｅ１ｌ〜Ｖ　ｂｅｌｇを、熱電圧Ｖ
ｔと飽和電流Ｉｓとで表わし、飽和電流Ｉｓか各トラン
ジスタＱｌｌ〜０１８で等しいとすると、 Ｖｏｕｔ　−Ｖｉｎｌｌ＋Ｖｔ　　−ｆ）　ｎ　（Ｉｏ
　／　Ｉｓ　）Ｖｔ　　−Ｉ　ｎ　（Ｉｏ　／　Ｉｓ　
）＋Ｖｔ　　−Ｉ　ｎ　（ｉｏ　／　Ｉｓ　）−Ｖｉｎ
ｌｌ＋Ｖｔ　　−ｎ　　ｎ　　（Ｉｏ　／　Ｉｓ　）・
・・（１） となり、出力電圧ｖ　ｏｕｔは入力電圧Ｖ　１ｎｌｌよ
りもＶｔ−１ｎ　（Ｎｏ　／　Ｉｓ　） たけ高くなっている。

次に、電圧Ｖｉｎ目か電圧Ｖ　１ｎ１２よりも侃くなる
と、トラシフ・スタＱ１３かカットオフし出力電圧Ｖ　
ｏｕｔは、 Ｖ　ｏｕｔ　　−Ｖ　　１ｎｌｌ＋　　Ｖ　ｂｅｌＧ　
−Ｖ　ｂｅｌｌ＋　　Ｖ　ｂｅ１２で表わされるか、こ
こで注意しなければならないことは、第１及び第２のエ
ミッタ結合対４５゜４８のトランジスタＱｌｌ〜Ｑ１４
に流れる本流か電圧Ｖ　ｊｎｌｌに依存して変化するた
め、これらトランジスタＱｌｌ〜Ｑ１４のベース・エミ
ッタ間電圧Ｖｂｅ１ｌ〜Ｖｂｅ１４に電圧差が生しるこ
とである。

すなわち、今、電圧Ｖｉｎｌｌか低くなり、トランジス
タＱｌｌに流れる電流が■０−αとなり、トランジスタ
Ｑ１２に流れる電流がＮｏ＋αになったとすると、出力
電圧Ｖｏｕｔは、 　ｏｕｔ ＝　Ｖ　ｊｎｌｌ＋　ｖ　ｔ−Ωｎ（Ｉｏ／ｌ５）−Ｖ
ｔ　　−１）　ｎ　［（ｉｏ−ａ）／　Ｉｓ　］＋Ｖｔ
−１１ｎ　　［（Ｎｏ　＋ａ）／　Ｉｓコとなる。ここ
で、入力電圧Ｖ　ｉｒ＋１１が固定電圧Ｖ　１ｎ１２よ
り低いときの出力電圧Ｖｏｕｔｌと、入力電圧Ｖ　ｊｎ
ｌｌか固定電圧Ｖ　１ｎ１２と等しいときの出力電圧Ｖ
　ｏｕｔ２との差電圧を求めると、Ｖ　ｏｕｔ　ｌ−Ｖ
　ｏｕｔ２ −Ｖｔ　　−Ｍ　ｎ　Ｅ　（Ｎｏ　＋ａ）　／　（Ｉｏ
　−α）　Ｅ≧０　　　　　　　　　　　　　　　・・
・（２）となり、入力端子Ｖ　１ｎｌｌが変化した場合
には入力電圧Ｖ　１ｎｌｌに依存したオフセットを生じ
る。さらに、このオフセットは０以上となるため、この
オフセットに第２図に示した回路が有している本質的な
オフセットが加算されることになる。

これに対１２、第１図に示した実施例の最小値回路は、
トランジスタＱ１９．Ｑ２０よりなる第３のエミッタ結
合対５３と定電流源１１６とを備えているために、上記
（２）式により求めたオフセットが打ち消されるように
動作する。すなわち、各定電流源Ｉｌｌ〜１１６の出力
電流を２１ｏに設定すると、入力電圧Ｖ　１ｎｌｌ、　
　Ｖ　ｊｎ１２が同電位の場合、全てのトランジスタＱ
　］、　１〜Ｑ２０に流れる電流は■０となる。この場
き、出力電圧ｖ　ｏｕｔは、前記（１）式に等しく、 Ｖｏｕｔ　−Ｖｉｎｌｌ＋Ｖｔ　　ｌ　ｎ　（Ｉｏ　／
Ｉｓ　）となる。

次に、電圧Ｖ　１ｎｌｌが電圧Ｖ　ｊｎ１２よりも低く
なったときの出力電圧Ｖ　ｏｕｔを求めるが、第１図に
示す実施例の回路では、各トランジスタ０１５〜Ｑ２０
を流れる電流も電圧ｖ　１ｎｌｌに依存して変化してい
る。つまり、電圧Ｖ　１ｎｌｌか低くなり、トランジス
タＱ　］、　９に流れる電流がＩｏ−αになったとする
と、トランジスタＱ１７．Ｑ１８．Ｑ２０には１ｏ＋α
の電流が流れる。これにより、トランジスタＱ１５．Ｑ
１．６の電流はＩｏ−αとなるので、トランジスタＱ１
６のベース・エミッタ間電圧Ｖ　ｂｅｌＧも入力電圧Ｖ
　１ｎｌｌに依存して変化する。

このため、電圧Ｖ　ｆｉｎｌｌが電圧Ｖ　１ｎ１２より
も低くなったときの出力電圧ｖ　ｏｕｔは、 ￥　ｏｕｔ −Ｖｉｎｌｌ＋Ｖｔ　−Ｉ　ｎ　［（Ｎｏ　−α）　／
　Ｉｓ　］−Ｖｔ−Ｉｌｎ　［（Ｉｏ　−α）　／　Ｉ
ｓ　］＋Ｖｔ　−ＩＩ　ｎ　［ＣＩｏ　十α）　／Ｉｓ
　］と表わされる。

ここで、入力電圧Ｖ　１ｎｌｌが固定電圧Ｖ　１ｎ１２
より低いときの出力電圧Ｖｏｕｔｌと、入力電圧Ｖ　１
ｎｌｌか固定電圧Ｖ　１ｎ１２と等しいときの出力電圧
Ｖ　ｏｕｔ２との差電圧を求めると、 ＶＯｕローＶｏｕｔ２ −Ｖｔ−ｇｎ　　［（Ｉｏ　’−，ａ＞　ｙ’　Ｎｏ　
］　≧０・　（３） となる。そして、上記（３）式においてもオフセットは
牛しているか、前記（２）式と（３）式とを比較し、で
みると、 Ｖｔ−ρｎ　［（Ｎｏ　−＋−α）　／　（Ｉｏ−α、
）コ≧Ｖｔ−１１ｎ　　［（Ｉｏ　＋ａ）／　Ｉｏコと
なり、第１図に示す回路が有している本質的なりＣオフ
セットに加算される（３）式のオフセットが、第２図に
示す回路よりも小さく抑えられていることかわかる。

第３図及び第４図は、それぞれ第１図に示す最小値回路
の特性を示している。これらの特性は、回路解析プログ
ラム５ＰＩＣＥによるシミュレーシヨンで得た結果であ
り、第３図はＤＣ特性を示し、第４図は入力端子５０．
５１の一方を固定電位にし他方に正弦波を人力したとき
の！５度特性を示している。先に第１２図及び第１３図
で示した従来回路で生じるオフセット量と比較すると、
実施例の方かオフセットか極めて小さくなっていること
かわかる。なお、上述したシミュレーションに用いた電
流Ｉｏは〕００μＡとし−Ｃおり、入力と出力との間に
生しる回路の本質的なオフセットは補正している。

以上のように、上記実施例によれば、誤差（漏れ）の少
ない高精度な最小値回路を実現することかできる。

ここで、第１図に示した実施例の回路は、第５図に示す
ように具体化することかできる。すなわち、前記定電流
源Ｉ］、４，１１５に代えて抵抗Ｒ１４，Ｒ１５を使用
し、前記定電流源１１．３に代えてＰＮＰ型のトランジ
スタＱ２１と抵抗Ｒ１３とを使用している。このトラン
ジスタＱ２１は、そのベースが電圧端子５２に接続され
てバイアスか与えられている。また、前記定電流源Ｉ　
１．　］に代えてＰＮＰ型のトランジスタＱ２２と抵抗
Ｒ１１とを使用し、前記定電流源１１２に代えてＰＮＰ
型のトランジスタＱ２３と抵抗Ｒ１３とを使用し、前記
定電流源１１６に代えてＰＮＰ型のトラシミ２スタＱ２
４と抵抗Ｒ１６とを使用している。これらトランジスタ
Ｑ２２〜Ｑ２４は、その各ベースが共通に定電圧ＶＬの
印加された電圧端子５４に接続されてバイアスが与えら
れている。

次に、第６図は、第１図に示した実施例の変形例を示す
もので、第３のエミッタ結合対５３を構成するトランジ
スタＱ１９．Ｑ２０のエミッタ間に、エミッタディジエ
ネ抵抗Ｒ１７，Ｒ１８を介挿接続している。このエミッ
タディジェネ抵抗Ｒ１７，Ｒ１８の値により、第３図に
示したＤＣ特性の曲率を可変することかできる。そして
、この第６図に示した回路も、第７図に示すように、各
定電流源１１１〜１１６を具体化することができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲て種々変形して実施
することかできる。

［発明の効果］ 以上詳述したようにこの発明によれば、高精度な性能を
持ち、例えば高精度の相関器回路や中間値回路及び高性
能な輝度信号搬送色信号分離回路等の実現を可能にする
極めて良好な最小値回路を提供することかできる。

【図面の簡単な説明】

第１図はこの発明に係る最小値回路の一実施例を示す回
路構成図、第２図は同実施例の動作を説明するために用
いた回路構成図、第３図及び第４図はそれぞれ同実施例
の特性図、第５図乃至第７図はそれぞれ同実施例の変形
例を示す回路構成図、第８図乃至第１０図はそれぞれ最
小値回路を利用する回路例を示すブロック構成図、第１
１図は従来の最小値回路を示す回路構成図、第１２図及
び第１３図はそれぞれ同従来回路の特性図である。 １１．１２・・・入力端子、１３、最大値回路、１４・
・・最小値回路、１５・・・電源端子、１６・・・最小
値回路、１７・・電源回路、１８・・敲大値回路、１つ
・・加算回路、２０　出力端子、２１〜２３人ツノ端１
−３２４〜２６　最大値回路、２７−最小値回路、２８
　出力端子、２つ・入力端子、３０．３１・ＩＨ遅延回
路、３２・マトリクス回路、′３３・・・相関器回路、
３４　中間値回路、３５　出力端子、３６・遅延回路、
３７・加算回路、３８・出力端ｒ−１３９端子、４０・
電源端子、４１・・出力端子、４２．４３　　入力端子
、４４・・・電源端子、４５・・・第１のエミッタ結合
対、４６．４７・・・電源端子、４８・・第２のエミッ
タ結合対、４９・・出力端子、５０．５１・入力端子、
５２　電圧端子、５３・・第３のエミッタ結合対、５４
・・電圧端子。 出願人代理人　弁理士　鈴江武彦 ［Ｖ］ 入υＩＩＩＰｉ 第３図 ＥＶ］ 師　闇 第４図 １７−■・・。 第８図 第９図 第１１図 人７’３Ｎ迂 第１２図 ！丹闇 第１３図

Claims (1)

1. 【特許請求の範囲】 コレクタが第１の基準電位点に接続された第１のトラン
   ジスタと、この第１のトランジスタと同極性でベース・
   コレクタが接続された第２のトランジスタとをエミッタ
   共通接続してなる第１のエミッタ結合対と、 この第１のエミッタ結合対のエミッタ共通接続点と第２
   の基準電位点との間に介挿接続される第１の電流源と、 前記第２のトランジスタと同極性でベース・コレクタが
   接続されその接続点が該第２のトランジスタのベース・
   コレクタ接続点に共通接続された第３のトランジスタと
   、この第３のトランジスタと同極性でコレクタが前記第
   １の基準電位点に接続された第４のトランジスタとをエ
   ミッタ共通接続してなる第２のエミッタ結合対と、 この第２のエミッタ結合対のエミッタ共通接続点と前記
   第２の基準電位点との間に介挿接続される第２の電流源
   と、 前記第２のトランジスタのベース・コレクタ接続点と前
   記第３のトランジスタのベース・コレクタ接続点との共
   通接続点と、前記第１の基準電位点との間に介挿接続さ
   れる第３の電流源と、前記第１のトランジスタと逆極性
   で該第１のトランジスタのベースがコレクタに接続され
   ベースが第３の基準電位点に接続された第５のトランジ
   スタと、 この第５のトランジスタのエミッタと前記第１の基準電
   位点との間に介挿接続される第４の電流源と、 前記第１のトランジスタと逆極性で該第１のトランジス
   タのベースがエミッタに接続されコレクタが前記第２の
   基準電位点に接続された第６のトランジスタと、 前記第４のトランジスタと逆極性で該第４のトランジス
   タのベースがコレクタに接続されベースが前記第３の基
   準電位点に接続された第７のトランジスタと、 この第７のトランジスタのエミッタと前記第１の基準電
   位点との間に介挿接続される第５の電流源と、 前記第４のトランジスタと逆極性で該第４のトランジス
   タのベースがエミッタに接続されコレクタが前記第２の
   基準電位点に接続された第８のトランジスタと、 前記第１のトランジスタと同極性でベースが前記第６の
   トランジスタのベースに接続されコレクタが前記第７の
   トランジスタのエミッタに接続された第９のトランジス
   タと、この第９のトランジスタと同極性でベースが前記
   第８のトランジスタのベースに接続されコレクタが前記
   第５のトランジスタのエミッタに接続された第１０のト
   ランジスタとをエミッタ共通接続してなる第３のエミッ
   タ結合対と、 この第３のエミッタ結合対のエミッタ共通接続点と前記
   第２の基準電位点との間に介挿接続される第６の電流源
   とを具備し、 前記第６及び第８のトランジスタのベースをそれぞれ入
   力端とし、前記第２及び第３のトランジスタの各ベース
   ・コレクタ共通接続点を出力端とするように構成してな
   ることを特徴とする最小値回路。