JPH04162467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04162467A JPH04162467A JP2286102A JP28610290A JPH04162467A JP H04162467 A JPH04162467 A JP H04162467A JP 2286102 A JP2286102 A JP 2286102A JP 28610290 A JP28610290 A JP 28610290A JP H04162467 A JPH04162467 A JP H04162467A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external electrode
- ceramic
- semiconductor element
- electrode pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に低熱抵抗型半導体装置
の構造に関する。
の構造に関する。
従来の低熱抵抗型半導体装置は、第3図に示すように、
中央部に半導体素子1を固着材2て固定したセラミック
ケース3と、半導体素子1とセラミックケース3に備え
られた外部電極ピン7とを電気的に接続する金属!ll
I線6と、半導体素子1を覆うセラミックキャップ4と
、気密封止を行なうための封止ガラス5とを備えている
。ここで、低熱抵抗型半導体装置は、基板に実装後、表
面上を0〜5m毎秒の風を流し使用するため、半導体素
子1は、熱放散性を考えてセラミックケース3に下向き
に固定されている。従って、セラミックキャップ4も外
部電極ピン7と同じ向きに備えである。
中央部に半導体素子1を固着材2て固定したセラミック
ケース3と、半導体素子1とセラミックケース3に備え
られた外部電極ピン7とを電気的に接続する金属!ll
I線6と、半導体素子1を覆うセラミックキャップ4と
、気密封止を行なうための封止ガラス5とを備えている
。ここで、低熱抵抗型半導体装置は、基板に実装後、表
面上を0〜5m毎秒の風を流し使用するため、半導体素
子1は、熱放散性を考えてセラミックケース3に下向き
に固定されている。従って、セラミックキャップ4も外
部電極ピン7と同じ向きに備えである。
このような従来の低熱抵抗型半導体装置では、半導体素
子]を気密封止するために、セラミックキャ・ソア4を
封止ガラス5で封止する封止幅が必要なため、外部電極
ピン7の取付面積を減少させてしまう。このため、標準
ビン数の決められた半導体装置では、半導体素子1の大
きさを制限しなけれはならない。また、半導体素子1を
大きくすると、半導体装置の外形が大きくなってしまう
という欠点があった。
子]を気密封止するために、セラミックキャ・ソア4を
封止ガラス5で封止する封止幅が必要なため、外部電極
ピン7の取付面積を減少させてしまう。このため、標準
ビン数の決められた半導体装置では、半導体素子1の大
きさを制限しなけれはならない。また、半導体素子1を
大きくすると、半導体装置の外形が大きくなってしまう
という欠点があった。
本発明の目的は、前記欠点を解決し、多数の外部電極ピ
ンが設けられるようにした半導体装置を提供することに
ある。
ンが設けられるようにした半導体装置を提供することに
ある。
本発明の構成は、絶縁性ケースの底部に凹部分を設け、
前記凹部分に半導体素子を固着し、前記底部に外部電極
ピンを配列してなる半導体装置において、前記外部電極
ピンが貫通ずる穴を有しかつ前記底部を一様に覆う絶縁
性キャンプを固着したことを特徴とする。
前記凹部分に半導体素子を固着し、前記底部に外部電極
ピンを配列してなる半導体装置において、前記外部電極
ピンが貫通ずる穴を有しかつ前記底部を一様に覆う絶縁
性キャンプを固着したことを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の半導体装;この断面図
である。
である。
第1図において、本実施例の半導体装置は、セラミック
ケース3の底面に、セラミックキャ・ツブ4が、封止カ
ラス5て封止されている。
ケース3の底面に、セラミックキャ・ツブ4が、封止カ
ラス5て封止されている。
セラミ・ツクを積層し成形したセラミ・ソクグース3の
中央に半導体素子1か搭載され、金属細線6は半導体素
子1上の電極パッド(図示せず)とセラミックケース3
上の内部電極(図示せず)とを電気的に接続している。
中央に半導体素子1か搭載され、金属細線6は半導体素
子1上の電極パッド(図示せず)とセラミックケース3
上の内部電極(図示せず)とを電気的に接続している。
セラミックキャップ4には、セラミックケース3の外部
電極ピン7の位置に対応するように貫通孔4aが設けで
ある。また、封止ガラス5をセラミックキャップ4に印
刷しておけば、セラミックケース3とセラミックキャッ
プ4とを封止すると貫通孔4aは、外部電極ピン7と封
止ガラス5とでふさがれるため、気密性は保たれる。
電極ピン7の位置に対応するように貫通孔4aが設けで
ある。また、封止ガラス5をセラミックキャップ4に印
刷しておけば、セラミックケース3とセラミックキャッ
プ4とを封止すると貫通孔4aは、外部電極ピン7と封
止ガラス5とでふさがれるため、気密性は保たれる。
本実施例では、外部電極ピン内側の封止幅を少なくでき
るため、同一半導体装置外型でより多くの外部電極ピン
が設けられる利点がある、第2図は本発明の第2の実施
例の半導体装置を示す断面図である6 第2図において、本実施例は、第1図の第1の実施例と
異なる部分のみを説明する。
るため、同一半導体装置外型でより多くの外部電極ピン
が設けられる利点がある、第2図は本発明の第2の実施
例の半導体装置を示す断面図である6 第2図において、本実施例は、第1図の第1の実施例と
異なる部分のみを説明する。
本実施例のセラミックキャップ4の厚さは、外部電極ピ
ン7の長さよりも若干小さくしである。
ン7の長さよりも若干小さくしである。
本実施例では、セラミックキャップ4を外部電極ピン7
がわずかに露出するように、厚くすることで、輸送や実
装時の取扱いによる外部電極ピン7の曲りを防止できる
という利点と、搭載半導体素子1の大型化または電極ピ
ン7数を増加できる、利点とを合わせ持っている。
がわずかに露出するように、厚くすることで、輸送や実
装時の取扱いによる外部電極ピン7の曲りを防止できる
という利点と、搭載半導体素子1の大型化または電極ピ
ン7数を増加できる、利点とを合わせ持っている。
以上説明したように、本発明は、セラミックキャップに
外部電極ピン位置に対応するように貫通孔を設けたこと
によって、搭載できる半導体素子の大型化が計かれ、更
に電極ピン数を増加でき、特に外部電極ピンがわずかに
露出するようなセラミンクキャ・ツブの厚さにした場合
、外部電極ピン曲り不良をも除去できるという効果含有
する。
外部電極ピン位置に対応するように貫通孔を設けたこと
によって、搭載できる半導体素子の大型化が計かれ、更
に電極ピン数を増加でき、特に外部電極ピンがわずかに
露出するようなセラミンクキャ・ツブの厚さにした場合
、外部電極ピン曲り不良をも除去できるという効果含有
する。
第1図は本発明の第1の実施例の低熱抵抗型半導体装置
の断面図、第2図は本発明の第2の実施例の低熱抵抗型
半導体装置の断面図、第3図は従来技術の低熱抵抗型半
導体装置の断面図である。 ]・・・半導体素子、2・・・固着材、3・・・セラミ
ックケース、4・・・セラミックキャップ、4a・・・
貫通孔、5・・・封止ガラス、6・・・金属細線、7・
・・外部電極ピン。
の断面図、第2図は本発明の第2の実施例の低熱抵抗型
半導体装置の断面図、第3図は従来技術の低熱抵抗型半
導体装置の断面図である。 ]・・・半導体素子、2・・・固着材、3・・・セラミ
ックケース、4・・・セラミックキャップ、4a・・・
貫通孔、5・・・封止ガラス、6・・・金属細線、7・
・・外部電極ピン。
Claims (1)
- 絶縁性ケースの底部に凹部分を設け、前記凹部分に半
導体素子を固着し、前記底部に外部電極ピンを配列して
なる半導体装置において、前記外部電極ピンが貫通する
穴を有しかつ前記底部を一様に覆う絶縁性キャップを固
着したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286102A JPH04162467A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286102A JPH04162467A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162467A true JPH04162467A (ja) | 1992-06-05 |
Family
ID=17699964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286102A Pending JPH04162467A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101802988A (zh) * | 2007-05-18 | 2010-08-11 | 格罗方德半导体公司 | 具有接脚稳定层的芯片封装件 |
-
1990
- 1990-10-24 JP JP2286102A patent/JPH04162467A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101802988A (zh) * | 2007-05-18 | 2010-08-11 | 格罗方德半导体公司 | 具有接脚稳定层的芯片封装件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1082698A (ja) | 測定抵抗体を有する温度センサ | |
| JPS6348183B2 (ja) | ||
| JPH04162467A (ja) | 半導体装置 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JPS63249358A (ja) | 樹脂封止型半導体装置 | |
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JPH0526756Y2 (ja) | ||
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPH03233960A (ja) | 樹脂封止型半導体装置 | |
| JPS63170995A (ja) | 混成集積回路 | |
| JPH04303948A (ja) | ガラスパッケージ | |
| JP2797886B2 (ja) | 半導体装置 | |
| KR100235750B1 (ko) | 반도체패키지 | |
| JPH03227041A (ja) | 樹脂封止型半導体装置 | |
| JPS61147556A (ja) | 半導体装置のガラス封止パツケ−ジ | |
| JPH01100950A (ja) | セラミック封止半導体装置 | |
| JPH0449648A (ja) | 樹脂封止型半導体装置 | |
| JPH065724A (ja) | 半導体装置用容器 | |
| JPH01225345A (ja) | Icデバイス | |
| JPS6134750U (ja) | 半導体装置 | |
| JPH03228359A (ja) | リードフレーム | |
| JPH043967A (ja) | 電子部品搭載用基板 | |
| JPS60109255A (ja) | 半導体装置用パッケ−ジ構造 | |
| JPS594642U (ja) | 混成集積回路基板封止体 |