JPH04165784A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH04165784A JPH04165784A JP2292321A JP29232190A JPH04165784A JP H04165784 A JPH04165784 A JP H04165784A JP 2292321 A JP2292321 A JP 2292321A JP 29232190 A JP29232190 A JP 29232190A JP H04165784 A JPH04165784 A JP H04165784A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- field
- input video
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、時間軸補正装置にＱｌ、ｎで、１フレームの
容量を持つメモリを持つことなく、アドバンスシンクに
対してフレーミングの取れてない入力映像信号に対して
も垂直方向のダンシングのない良好な映像を出力するこ
とができる時間軸補正装置である。
容量を持つメモリを持つことなく、アドバンスシンクに
対してフレーミングの取れてない入力映像信号に対して
も垂直方向のダンシングのない良好な映像を出力するこ
とができる時間軸補正装置である。
従来の技術
近年、ヘリカルＶＴＲにおいて（ｄ再生信号の位相変動
量がきわめて大きいため、良質のスタンダードカラー信
号を得るために時間軸補正装置が便用されている。
量がきわめて大きいため、良質のスタンダードカラー信
号を得るために時間軸補正装置が便用されている。
以下、図面を参照しながら上述し５た従来の時間軸補正
装置の一例にっ′ハて説明する。
装置の一例にっ′ハて説明する。
第２図は従来の時間軸補正装置（補正幅±α）の構成の
一例を示すものである。第２図において、１は入力映像
信号であり、２はアナログ信号全デジタル信号に変換す
るＡ／Ｄ変換器であり、３ ｊｄデジタル信号に変換さ
れた入力映像信号を記憶する記憶装置であｐ、４．まデ
ジタル信号？アナログ信号に変換するＤ／Ａ変換器であ
り、５は１の入力映像信号から水平同期信号２１、垂直
同期信号２０を叡シ出す同期分離回路であυ、ｅ ：ｉ
水平同期信号２１からム／Ｄ変換器２、書き込みアドレ
ス発生器７に送る書き込みクロックをつくる書き込みク
ロック発生器であり、７は水平同期信号２１と書き込み
クロック２２からム／Ｄ変換器で量子ｆヒされたデジタ
ル信号を記憶装置３に書き込む際の書き込みアドレス２
３を発生させる書き込みアドレス発生器であり、３３は
垂直方向書き込み開始信号３４をつくる１ｏラインパル
ス発生器であり、１２′は書き込みアドレス２３を垂直
方向書き込み開始信号３４でランチする書き込みＶアド
レスランチ回路であシ、４はデジタル信号をアナログ信
号に変換するＤ／Ａ変換器であり、１６喧基準映像信号
１８から基準水平同期信号２８、基準水平同期信号２９
全覗り出す同期分離回路であり、１３は基準水平同期信
号２８から読み出しクロック３０を発生させる読み出し
タロツク発生器であり、３５は垂直方向読み出し開始信
号３６をつくる読み出し１ｏラインパルス発生器でち９
．１４は基準水平同期信号２８と読み出しクロック３０
で歩進し垂直方向読み出し開始信号３６にょ９書き込み
Ｖアドレス３２をロードする読み出しアドレス発生器で
あシ、３６は基準映像信号７８と同じ基準同期信号３７
企発生する同期信号発生器であり、１６は入力映像信号
の位相が補正福の中心ニクるようにサーボ系（・こアド
バンスシンク１９をおくるムＤＶＳＹＮＣ発生器である
。
一例を示すものである。第２図において、１は入力映像
信号であり、２はアナログ信号全デジタル信号に変換す
るＡ／Ｄ変換器であり、３ ｊｄデジタル信号に変換さ
れた入力映像信号を記憶する記憶装置であｐ、４．まデ
ジタル信号？アナログ信号に変換するＤ／Ａ変換器であ
り、５は１の入力映像信号から水平同期信号２１、垂直
同期信号２０を叡シ出す同期分離回路であυ、ｅ ：ｉ
水平同期信号２１からム／Ｄ変換器２、書き込みアドレ
ス発生器７に送る書き込みクロックをつくる書き込みク
ロック発生器であり、７は水平同期信号２１と書き込み
クロック２２からム／Ｄ変換器で量子ｆヒされたデジタ
ル信号を記憶装置３に書き込む際の書き込みアドレス２
３を発生させる書き込みアドレス発生器であり、３３は
垂直方向書き込み開始信号３４をつくる１ｏラインパル
ス発生器であり、１２′は書き込みアドレス２３を垂直
方向書き込み開始信号３４でランチする書き込みＶアド
レスランチ回路であシ、４はデジタル信号をアナログ信
号に変換するＤ／Ａ変換器であり、１６喧基準映像信号
１８から基準水平同期信号２８、基準水平同期信号２９
全覗り出す同期分離回路であり、１３は基準水平同期信
号２８から読み出しクロック３０を発生させる読み出し
タロツク発生器であり、３５は垂直方向読み出し開始信
号３６をつくる読み出し１ｏラインパルス発生器でち９
．１４は基準水平同期信号２８と読み出しクロック３０
で歩進し垂直方向読み出し開始信号３６にょ９書き込み
Ｖアドレス３２をロードする読み出しアドレス発生器で
あシ、３６は基準映像信号７８と同じ基準同期信号３７
企発生する同期信号発生器であり、１６は入力映像信号
の位相が補正福の中心ニクるようにサーボ系（・こアド
バンスシンク１９をおくるムＤＶＳＹＮＣ発生器である
。
以上のように構友された従来の時間軸補正装置について
以下その動作について説明する。
以下その動作について説明する。
いま基準映像信号１８が第３図Ａとすると、入力映像信
号１の位相を決めるアドバンスシンク１９は第３図Ｃと
なり、入力映像信号１：１第３図りとなる。入力映像信
号１ま２のム／Ｄ変換器により量子比され記憶装置３に
書き込まれる。その際入力映像信号の１０ライン目が書
き込まれるアドレスを書き込みＶアドレスラッチ回路に
より保持し、読み出し時に基準映像信号の１０ライン目
で＠２書き込みＶアドレス３２を読み込みそのアドレス
より読み出しを開始することにより、基準映像信号と同
位相にすることができる。記憶装置３から読み出された
デジタル信号はＤ／Ａ変換器４によりアナログ信号に変
換された後、基準同期信号３７とミックスされて時間軸
変動の無い出力映像信号１７として出力される。
号１の位相を決めるアドバンスシンク１９は第３図Ｃと
なり、入力映像信号１：１第３図りとなる。入力映像信
号１ま２のム／Ｄ変換器により量子比され記憶装置３に
書き込まれる。その際入力映像信号の１０ライン目が書
き込まれるアドレスを書き込みＶアドレスラッチ回路に
より保持し、読み出し時に基準映像信号の１０ライン目
で＠２書き込みＶアドレス３２を読み込みそのアドレス
より読み出しを開始することにより、基準映像信号と同
位相にすることができる。記憶装置３から読み出された
デジタル信号はＤ／Ａ変換器４によりアナログ信号に変
換された後、基準同期信号３７とミックスされて時間軸
変動の無い出力映像信号１７として出力される。
発明が解決しようとする課題
しかしながら上記のような構成では、入力映像信号のフ
ィールドがアドバンスシンクト逆位相で入力されたとき
、即ち第３図Ｆの場合、記憶装置３から読み出されＤ／
ム変換された後、逆フィールドの同期信号が付加される
ため、小さなダンシングを起こしているような映像とな
る。
ィールドがアドバンスシンクト逆位相で入力されたとき
、即ち第３図Ｆの場合、記憶装置３から読み出されＤ／
ム変換された後、逆フィールドの同期信号が付加される
ため、小さなダンシングを起こしているような映像とな
る。
本発明は、上記問題点に鑑み、時間軸補正装置をでおい
て、１フレームの容量を持つメモリを持つ？ニートｆｒ
、＜、アドバンスシンクに対してフレーミングの取れて
ない入力映像信号に対しても垂直方向のダンシングのな
い良好な映像を出力することができる時間軸補正装置全
提供するものである。
て、１フレームの容量を持つメモリを持つ？ニートｆｒ
、＜、アドバンスシンクに対してフレーミングの取れて
ない入力映像信号に対しても垂直方向のダンシングのな
い良好な映像を出力することができる時間軸補正装置全
提供するものである。
課題を解決するための手段
上記問題点を解決するために本発明の時間軸補正装置は
、入力映像信号に含“まれる時間軸変動に応じてつくら
れた書き込みクロック信号によって、前記入力映像信号
を化１意容量が１フィールド以内の記憶装置に書き込む
とともに、基準同期信号によりつくられた読みだしクロ
ック信号によって前記記１意装置の内容を読みだして、
時間軸変動の除去された出力映像信号ｋｌｌるようにし
た時間軸補正装置に２いて、前記入力映像信号のフィー
ルド属性（第１．第２）と萌記基準同萌信号のフィール
ド属性の一致、不一致を検出する手段と、前記検出手段
の出力が不一致を示す場合、即ら前記記憶装置から書き
込まれたフィールドとは逆のフィールドのタイミングで
読み出されるとき、前記入力映像信号の第１フィールド
を書き込み読み出す際書き込み開始ライン全貌み呂し開
始ラインより１ライン遅らせる回路を設けた時間軸補正
装置である。
、入力映像信号に含“まれる時間軸変動に応じてつくら
れた書き込みクロック信号によって、前記入力映像信号
を化１意容量が１フィールド以内の記憶装置に書き込む
とともに、基準同期信号によりつくられた読みだしクロ
ック信号によって前記記１意装置の内容を読みだして、
時間軸変動の除去された出力映像信号ｋｌｌるようにし
た時間軸補正装置に２いて、前記入力映像信号のフィー
ルド属性（第１．第２）と萌記基準同萌信号のフィール
ド属性の一致、不一致を検出する手段と、前記検出手段
の出力が不一致を示す場合、即ら前記記憶装置から書き
込まれたフィールドとは逆のフィールドのタイミングで
読み出されるとき、前記入力映像信号の第１フィールド
を書き込み読み出す際書き込み開始ライン全貌み呂し開
始ラインより１ライン遅らせる回路を設けた時間軸補正
装置である。
１乍 用
本発明は上記した構成によって、時間軸補正装置におい
て１フレームの容量を持つメモリヲ持つことなり、アド
バンスシンクに対してフレーミングの取れてない入力映
像信号に対しても垂直方向のダンシングのない良好な映
＠を出力することができることとなる。
て１フレームの容量を持つメモリヲ持つことなり、アド
バンスシンクに対してフレーミングの取れてない入力映
像信号に対しても垂直方向のダンシングのない良好な映
＠を出力することができることとなる。
実施例
以下、本発明の実施列の時間軸補正装置について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の実施例の時間軸補正装置（補正幅±α
）の構成を示すものである。第１図において、１ｊｄ入
力映像信号であり、２：ｉアナログ信号をデジタル信号
に変喫するＡ／Ｄ変換器であり、３はデジタル信号に変
換された入力映像信号を記憶する記憶装置であり、４は
デジタル信号をアナログ信号に変換するＤ／Ａ変換器で
あり、５．マ１の入力映像信号から水平同期信号２１、
垂直同期信号２ｏを取り呂す同期分離回路であり、６ま
水平同期信号２１からＡ／Ｄ変換器２、書き込みアドレ
ス発生器７に送る書き込みクロックをつくる書き込みク
ロリフ発生器であり、７゛ま水平同期信号２１と書き込
みクロック２２からＡ／Ｄ変換器で量子化されたデジタ
ル信号を記憶装置３（、二Ｓさ込む際の書き込みアドレ
ス２３を発生させる書き込みアドレス発生器であり、３
３、ま入力映像信号の１０ライン目の１０ラインパルス
２７をつくる１ｏラインパルス発生器であり、８ま入力
映像信号の第１フィールド側の時ｆ １Ｈシフトさせ１
１／１ｏラインパルス２４をつくるシフト回路であり、
９は入力映像信号フィーＩレド属性ヲ検知しフレーミン
グ信号２５を出力するフレーミング検知回路であシ、１
０はフレーミング信号２５とアドバンスシンク１９とを
比較し同位相であれば切り替え回路１１に対して垂直方
向書き込み開始信号３４として１０ラインパルス２７を
選び、逆位相であれば１１／１０ラインパルスを選ぶ選
択信号２６を出力するフィールド比較器であり、１２は
書き込みアドレス２３を垂直方向書き込み開始信号３４
でラッチする書き込みＶアドレスランチ回路であり、４
はデジタル信号をアナログ信号に変換するＤ／Ａ変換器
であり、１６は基準映像信号１８から基準水平同期信号
２８、基準垂直同期信号２９を取り出す同期分離回路で
あり、１３．は基準水平同期信号２８から読み出しクロ
ツク３ｏ２発生させる読み出しクロック発生器であり、
３５は垂直方向読み出し開始信号３６をつくる読み出し
１ｏラインパルス発生器であり、１４：ま基準水平同期
信号２８と読み出しクロック３ｏで歩進し垂直方向読み
出し開始信号３６により書き込みＶアドレス３２をロー
ドする読み出しアドレス発生器であり、３６は基準映像
信号１８と同じ基準同期信号３７を発生する同期信号発
生器であり、１５は入力映像信号の位相が補正幅の中心
にくるようにサーボ系にアドバンスシンク１９をおりル
ムＤＶＳＹＮＣ発生語でちる。
）の構成を示すものである。第１図において、１ｊｄ入
力映像信号であり、２：ｉアナログ信号をデジタル信号
に変喫するＡ／Ｄ変換器であり、３はデジタル信号に変
換された入力映像信号を記憶する記憶装置であり、４は
デジタル信号をアナログ信号に変換するＤ／Ａ変換器で
あり、５．マ１の入力映像信号から水平同期信号２１、
垂直同期信号２ｏを取り呂す同期分離回路であり、６ま
水平同期信号２１からＡ／Ｄ変換器２、書き込みアドレ
ス発生器７に送る書き込みクロックをつくる書き込みク
ロリフ発生器であり、７゛ま水平同期信号２１と書き込
みクロック２２からＡ／Ｄ変換器で量子化されたデジタ
ル信号を記憶装置３（、二Ｓさ込む際の書き込みアドレ
ス２３を発生させる書き込みアドレス発生器であり、３
３、ま入力映像信号の１０ライン目の１０ラインパルス
２７をつくる１ｏラインパルス発生器であり、８ま入力
映像信号の第１フィールド側の時ｆ １Ｈシフトさせ１
１／１ｏラインパルス２４をつくるシフト回路であり、
９は入力映像信号フィーＩレド属性ヲ検知しフレーミン
グ信号２５を出力するフレーミング検知回路であシ、１
０はフレーミング信号２５とアドバンスシンク１９とを
比較し同位相であれば切り替え回路１１に対して垂直方
向書き込み開始信号３４として１０ラインパルス２７を
選び、逆位相であれば１１／１０ラインパルスを選ぶ選
択信号２６を出力するフィールド比較器であり、１２は
書き込みアドレス２３を垂直方向書き込み開始信号３４
でラッチする書き込みＶアドレスランチ回路であり、４
はデジタル信号をアナログ信号に変換するＤ／Ａ変換器
であり、１６は基準映像信号１８から基準水平同期信号
２８、基準垂直同期信号２９を取り出す同期分離回路で
あり、１３．は基準水平同期信号２８から読み出しクロ
ツク３ｏ２発生させる読み出しクロック発生器であり、
３５は垂直方向読み出し開始信号３６をつくる読み出し
１ｏラインパルス発生器であり、１４：ま基準水平同期
信号２８と読み出しクロック３ｏで歩進し垂直方向読み
出し開始信号３６により書き込みＶアドレス３２をロー
ドする読み出しアドレス発生器であり、３６は基準映像
信号１８と同じ基準同期信号３７を発生する同期信号発
生器であり、１５は入力映像信号の位相が補正幅の中心
にくるようにサーボ系にアドバンスシンク１９をおりル
ムＤＶＳＹＮＣ発生語でちる。
以上のように構成された従来の時間軸補正装置につｉ４
て以下その動作について説明する。
て以下その動作について説明する。
いま基準映像信号１８が第３図ムとすると、入力映像信
号１の位相を決めるアドバンスシンク１９′ま第３図Ｃ
となり、入力映像信号１は第３図りとなる。入力映像信
号１は２のｈ／Ｄ変換器により量子化され記憶装置３に
書き込まれる。その際入力映像信号■１０ライン目が書
き込まれるアドレスを書き込みＶアドレスラッチ回路に
より保持し、読み出し時に基準映像信号の１０ライン目
で前記書き込みＶアドレス３２を読み込みそのアドレス
より読み出しを開始することにより、基準映像信号と同
位相にすることができる。記憶装置３から読み出された
デジタル信号寸Ｄ ／ Ａ変換器４によりアナログ信号
に変換された後、基準同期信号３７とミックスされて時
間軸変動の無い出力Ｓ像信号１７として出力される。次
にアドバンスシンク１９が第３図Ｇにもかかわらず入力
映像信号１が第３図Ｆの場合、フレーミング検知回路９
、フィールド比較器１０、切り替え回路１１により垂直
方向書き込み開始信号３４として第３図Ｈの信号を送る
。以下読みだしに関してｌま上述と同様である。このよ
うにアドバンスシンク１９と入力映像信号１フィールド
が逆位相の場合、第１フィールドのみ書き込み開ｔｔ遅
らせ、読みだし全１０ラインの固定で行なうことにより
逆フィールド慣性の基準同期信号３７とミックスされて
も、入力時のインターレースを守りて出力映像信号１７
をつくることができる。
号１の位相を決めるアドバンスシンク１９′ま第３図Ｃ
となり、入力映像信号１は第３図りとなる。入力映像信
号１は２のｈ／Ｄ変換器により量子化され記憶装置３に
書き込まれる。その際入力映像信号■１０ライン目が書
き込まれるアドレスを書き込みＶアドレスラッチ回路に
より保持し、読み出し時に基準映像信号の１０ライン目
で前記書き込みＶアドレス３２を読み込みそのアドレス
より読み出しを開始することにより、基準映像信号と同
位相にすることができる。記憶装置３から読み出された
デジタル信号寸Ｄ ／ Ａ変換器４によりアナログ信号
に変換された後、基準同期信号３７とミックスされて時
間軸変動の無い出力Ｓ像信号１７として出力される。次
にアドバンスシンク１９が第３図Ｇにもかかわらず入力
映像信号１が第３図Ｆの場合、フレーミング検知回路９
、フィールド比較器１０、切り替え回路１１により垂直
方向書き込み開始信号３４として第３図Ｈの信号を送る
。以下読みだしに関してｌま上述と同様である。このよ
うにアドバンスシンク１９と入力映像信号１フィールド
が逆位相の場合、第１フィールドのみ書き込み開ｔｔ遅
らせ、読みだし全１０ラインの固定で行なうことにより
逆フィールド慣性の基準同期信号３７とミックスされて
も、入力時のインターレースを守りて出力映像信号１７
をつくることができる。
発明の効果
以上のよって本発明によれば、時間軸補正装置において
１フレームの容量を持つメモリヲ持つこトナく、アドバ
ンスシンクに対してフレーミングの取れてなり入力映像
信号に対しても垂直方向のダンシングのない良好な映像
を出力することができることとなる。
１フレームの容量を持つメモリヲ持つこトナく、アドバ
ンスシンクに対してフレーミングの取れてなり入力映像
信号に対しても垂直方向のダンシングのない良好な映像
を出力することができることとなる。
第１図は本発明の時間軸補正装置の一実施例を示すブロ
ック図、第２図は従来の時間軸補正装置のブロック図、
第３図は入力映像信号と基準映像信号との関係を示すタ
イミングチャートである。 ２・・・ム／Ｄ変換器、３・・・・・・記憶装置、４・
・・・・・Ｄ／Ａ変換器、５・・・・・同期分離回路、
６・・・・・・書き込みクロック発生器、７・・・・・
書き込与アドレス発生器、８・・・・・シフト回路、９
・・・・・フレーミング検知回路、１０・・・・フィー
ルド比較器、１１・・・・・切り替え回路、１２・・・
・・書き込みＶアドレスラッチ回路、１３・・・・・読
みだしクロｙり発生器、１４・・・・・読みだしアドレ
ス発生器、１５・・・・・・ムＤＶＳＹＮＣ発生器、１
６・・・・・同期分離回路。
ック図、第２図は従来の時間軸補正装置のブロック図、
第３図は入力映像信号と基準映像信号との関係を示すタ
イミングチャートである。 ２・・・ム／Ｄ変換器、３・・・・・・記憶装置、４・
・・・・・Ｄ／Ａ変換器、５・・・・・同期分離回路、
６・・・・・・書き込みクロック発生器、７・・・・・
書き込与アドレス発生器、８・・・・・シフト回路、９
・・・・・フレーミング検知回路、１０・・・・フィー
ルド比較器、１１・・・・・切り替え回路、１２・・・
・・書き込みＶアドレスラッチ回路、１３・・・・・読
みだしクロｙり発生器、１４・・・・・読みだしアドレ
ス発生器、１５・・・・・・ムＤＶＳＹＮＣ発生器、１
６・・・・・同期分離回路。
Claims (1)
- 入力映像信号に含まれる時間軸変動に応じてつくられた
書き込みクロック信号によって、前記入力映像信号を記
憶容量が１フィールド以内の記憶装置に書き込むととも
に、基準同期信号によりつくられた読みだしクロック信
号によって前記記憶装置の内容を読みだして、時間軸変
動の除去された出力映像信号を得るようにした時間軸補
正装置において、前記入力映像信号のフィールド属性（
第１、第２）と前記基準同期信号のフィールド属性の一
致、不一致を検出する手段と、前記検出手段の出力が不
一致を示す場合、即ち前記記憶装置から書き込まれたフ
ィールドとは逆のフィールドのタイミングで読み出され
るとき、前記入力映像信号の第１フィールドを書き込み
読み出す際書き込み開始ラインを読み出し開始ラインよ
り１ライン遅らせる回路を設けたことを特徴とする時間
軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292321A JPH04165784A (ja) | 1990-10-29 | 1990-10-29 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292321A JPH04165784A (ja) | 1990-10-29 | 1990-10-29 | 時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165784A true JPH04165784A (ja) | 1992-06-11 |
Family
ID=17780266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292321A Pending JPH04165784A (ja) | 1990-10-29 | 1990-10-29 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165784A (ja) |
-
1990
- 1990-10-29 JP JP2292321A patent/JPH04165784A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043707B2 (ja) | 位相変換装置 | |
| EP0249985B1 (en) | Video memory | |
| US6144410A (en) | Telecine signal conversion method and an up-converter | |
| JPS6118279A (ja) | 順次走査ビデオ・プロセツサ | |
| KR870001727A (ko) | 텔레비젼 디스플레이 시스템 | |
| JPS59185473A (ja) | テレビジヨン同期変換装置 | |
| JPH04165784A (ja) | 時間軸補正装置 | |
| JPH0239918B2 (ja) | ||
| JPH0583686A (ja) | 映像信号入出力装置 | |
| JPH02228888A (ja) | ビデオ・メモリ装置 | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| JP2530387B2 (ja) | シンクロナイザ | |
| US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
| US6819363B2 (en) | Video signal processing device | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPS6179385A (ja) | 時間軸補正装置 | |
| KR950000442B1 (ko) | 브이티알의 타임 베이스 콜렉션시 메모리 용량 절약장치 | |
| JP3038725B2 (ja) | タイムベースコレクタ | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH04117872A (ja) | メモリ制御装置 | |
| JP3070198B2 (ja) | 非同期映像信号の同期化装置 | |
| JPH0233237B2 (ja) | ||
| JPS61195091A (ja) | 時間軸処理装置のクロツク信号発生回路 | |
| JPH01183290A (ja) | 映像用特殊再生装置 |