JPH04170220A

JPH04170220A - 信号処理装置

Info

Publication number: JPH04170220A
Application number: JP29761190A
Authority: JP
Inventors: Katsumi Arisaka; 克己有坂
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-11-02
Filing date: 1990-11-02
Publication date: 1992-06-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は情報信号を処理する信号処理装置に関するもの
である。

［従来の技術］従来より信号処理回路として、２つの入力信号のうち一
方のみを出力する切換回路がある。

第２図は従来の切換回路の回路構成を示した図で、以下
、第２図に示した切換回路の動作について第４図に示す
タイミングチャートを用いて説明する。

第２図に示した切換回路はトランジスタＱ１のベースに
供給される入力信号ｖ１□、とトランジスタＱ７のベー
スに供給する入力信号ＶＩＮ２といずれか一方を制御信
号ＬＳ、ＮＬＳに従って選択し、トランジスタＧのエミ
ッタより出力信号Ｖ。、１として出力する様に構成され
ている。

第４図（ｃ）、（ｄ）に示す様に制御信号ＬＳの電位が
■Ｉ＋　＋制御信号ＮＬＳ　（７）電位がＶ＋、　（Ｖ
ｕ　＞　Ｖｆ、　）となった時、第２図のトランジスタ
αはＯＦＦ状態となり、トランジスタＱ、とＱ２は動作
せず、また、Ｉ・ランンスタαはＯＮ状態となるため、
トランジスタへとＱ７はトランジスタαのベース電圧を
ｖ０□１．トランジスタＱ７のベース電圧を■、Ｑ７ｎ
、とするとＶ（Ｑ！Ｉ＋１　”　ＶｆＱ７ｎｌ　　・・
・・・・・・・（１）となる様に動作する。

この時、トランジスタｑ〜Ｑ＋２はボルテージ・フォロ
ワの構成をとっており、制御信号ＬＳがＶｌｌである場
合は前記（１）式に示す様に動作し、また、制御信号Ｎ
ＬＳがＶｌｌである場合はｖ０□、＝ｖ、Ｑ、１１．・・・・・・・・・（２）と
なる様に安定に動作する。

尚、■、Ｃ１，Ｔｈ、はトランジスタＱ、のベース電圧
１　■ｆ０７１１）はトランジスタＱ、のベース電圧で
ある。

また、第２図において、トランジスタαは電流源で、不
図示のバイアス回路から供給されるＤＣ電圧信号によっ
て発生する電流をトランジスタα、Ｑ９により構成され
るカレントミラー回路により伝達し、トランジスタαあ
るいはＱ２の動作電流を供給している。

今、前記（１）式を成立させるためには、例えば制御信
号ＬＳがＶｌ□の場合にトランジスタへ、Ｑ、により構
成されるカレントミラー回路が完全に動作しているとし
、トランジスタＱ６のコレクタ電流をＩ　（Ｑ６Ｃ）。

トランジスタＱ７のコレクタ電流をＩ　（Ｑ７Ｃ）とす
ると、Ｉ　（Ｑ６Ｃ）　−Ｉ　（Ｑ７Ｃ）　　・・・（３）を
満足する必要があり、Ｉ　（Ｑ８Ｃ）＝２・Ｉ　（Ｑ６Ｃ）でなければならない。尚、Ｉ　（Ｑ８Ｃ）はトランジス
タへのコレクタ電流である。

そして、上式はと表わす事ができ、（４）式に示す様な条件を異足する
バイアス回路及び制御信号発生回路を用意すれば良い事
になる。

［発明が解決しようとしている課題］しかしながら、上記バイアス回路と制御信号発生回路と
が別々に構成される場合には、素子の特性のバラツキ等
により前記（１）式の条件が成り立たなくなってしまい
、第２図の入力側と出力側とでＤＣオフセットが発生す
る場合がある。

また、第３図（ａ）、　（ｂ）に示す様に制御信号ＬＳ
とＮＬＳが完全に相補的でなく、例えば信号波形の立上
りあるいは立下がりが一致しない場合には、第２図の抵
抗Ｒを流れる電流が第３図（ｃ）に示す様に一定でなく
なる。

一方、上述の様な場合でも、バイアス回路から供給され
るＤＣ電圧信信号の電位は第４図（ｆ）に示す様に■□
のまま一定であるので、第２図の出力信号Ｖ。、には第
４図（ｅ）に示す様に信号の切換わり時にスイッチング
ノイズが発生し、信号波形が劣化してしまう事になる。

本発明は上述の問題点を解決し、２つの信号のうちの一
方の信号を選択して出力する場合に、出力される信号を
劣化しない様にする事ができる信号処理装置を提供する
事を目的とする。

［課題を解決するための手段］本発明の信号処理装置は情報信号を処理する装置であっ
て、第１の制御信号と第２の制御信号によって２つの差動増
幅器の接地側の動作電流を切り換える切換え回路の電源
側の動作電流源を接地側の電流源と同一の信号により設
定する様に構成したことを特徴とするものである。

［作用］上述の構成によれば回路に入力される信号と回路より出
力される信号とにおけるＤＣオフセットの発生を防止し
、出力信号に発生するスイッチングノイズを抑圧する事
ができる様になる。

［実施例］以下、本発明を本発明の実施例を用いて説明する。

第１図は本発明の一実施例としての信号処理回路の回路
構成を示した図で、第１図において前記第２図と同様の
構成には同じ符番を付しである。

第１図に示す様に、第１図に示した回路と前記第２図に
示した回路の差異はトランジスタＱ１２及びＱｌｋに関
する点であり、以下、第１図に示した信号処理回路の動
作について第５図に示すタイミングチャートを用いて説
明する。

第１図において、抵抗Ｒ１，、、ＲＦの値を艮＝Ｒ１／
２と設定すると第５図（ｃ）に示す様に抵抗Ｒ５を流れる
電流は一定ではないが、抵抗Ｒ８を流れる電流も第５図
（ｄ）に示す様に同期して変動する。

また、抵抗Ｒ１，を流れる電流をＩ（Ｒｒ：）抵抗ＲＦ
を流れる電流をＩ（Ｒ，）とすると、Ｉ（Ｒ［）＝２・Ｉ（ＲＦ）が成り立つので、切換え動作時にも ■（Ｒ１：）＝２・Ｉ　（Ｑ５Ｃ）が成り立ち、出力信号Ｖ。、ｌに発生するスイッチング
ノイズは抑圧される事になる。尚、Ｉ　（Ｑ１０）はト
ランジスタｑのコレクタ電流である。

以上の様に本実施例に示した構成の信号処理回路によれ
ば２つの入力信号のうちの一方の信号を選択し、出力す
る場合に信号の入出力間におけるＤＣオフセットの発生
を防止し、出力信号に発生するスイッチングノイズを抑
圧する事ができる様になる。

［発明の効果］以上説明して来た様に本発明によれば、２つの信号のう
ちの一方の信号を選択して出力する場合に、出力される
信号を劣化しない様にする事ができる信号処理装置を提
供する事ができる様になる。

【図面の簡単な説明】

第１図は本発明の一実施例としての信号処理回路の構成
を示した図である。第２図は従来の切換回路の構成を示した図である。第３図及び第４図は前記第２図に示した回路の動作を説
明するためのタイミングチャートである。第５図は前記第１図に示した回路の動作を説明するため
のタイミングチャートである。ｖｏ・・・電源電圧、 ■。・・・定電流源、Ｑ、〜Ｑ、　、　Ｑ、２．　Ｑｌ、・・・トランジスタ
、Ｒ６Ｒ＋：　、　Ｒｐ・・・抵抗。

Claims

【特許請求の範囲】　情報信号を処理する装置であって、第１の制御信号と第２の制御信号によって２つの差動増
幅器の接地側の動作電流を切り換える切換え回路の電源
側の動作電流源を接地側の電流源と同一の信号により設
定する様に構成したことを特徴とする信号処理装置。