JPH04177542A - データアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータをアクセスするためのデータアクセス方
式に関する。

（従来の技術） まず、第２図を参照して、従来のデータアクセス方式に
ついて説明する。

データ保持回路５はｎＸｎ個のデータ保持素子４を備え
ており、各データ保持素子４にはそれぞれ１ビットデー
タ（Ｄ　ＩＬ＋　Ｄ　Ｉ２．・・・＋　　Ｄ　ＩＩｌ＋
　Ｄ　２１＋・・・Ｄ２．、・・・ＩＤｌｌ１１　・・
・、Ｄゎ、）が保持される。

ここで、例えば、マイクロプロセッサ−１がデータＤ１
１〜Ｄｓ１（ｎビットのデータ）を読み込もうとする場
合、アドレスバス２を介してデータＤ１□〜Ｄｎ１のア
ドレスを指定してこれらデータＤ１１〜Ｄ、１をデータ
バス３を介して読み込んでいる。ここで、組み込みソフ
トウェアにおける処理Ａを実行するための必要とするデ
ータがデータＤ２、〜Ｄ２゜であるとすると、第２図に
示すアクセス方式では、まずデータＤ、１〜Ｄｏ、を読
み込み、次にデータＤ１□〜Ｄ、２を読み込み、最後に
、データＤ１゜〜Ｄ　ａｍを読み込んで、データＤ２１
〜Ｄ２．を取得する必要がある。つまり、従来、データ
読み込み／書き込み操作をｎ回縁り返してデータＤ２゜
〜Ｄ２゜を取得している。

（発明が解決しようとする課題） 上述のように、従来のデータアクセス方式では、組み込
みソフトウェアに必要とするデータａ　（ｎビットデー
タ）がすべてのアドレスに分散して割り付けられている
（保持されている）と、すべてのア下レスに対して読み
込み／書き込み操作を実行しなければならず、処理時間
か長くなってしまうという問題点がある。

一方、例えば、処理Ａに対してデータａを一つのアドレ
スに割り付けたとすると、処理Ａに対する処理時間を短
縮することができるが、他の処理Ｂに対して不都合な割
り付けとなってしまい、その結果、処理Ｂに対する処理
効率が極めて低下してしまうことかある。つまり、Ｉ＼
−ドウエアの制約によって組み込みソフトウェアの処理
能力を最大限に引き出すことができないという問題点か
ある。− 本発明の目的は処理時間を短縮できしかもソフトウェア
の能力を最大限に引き比すことのできるデータアクセス
方式を提供することにある。

（課題を解決するための手段） 本発明によれば、ｎ　（ｎは２以上の整数）行ｎ列のデ
ータ保持素子を備え、該データ保持素子が１とットデー
タを保持するデータ保持回路と、該データ保持回路に対
してｎビット単位でデータの書き込み及び読み出しを制
御するマイクロプロセッサ−とを有する情報処理装置に
おいて、前記書き込み又は読み出しを実行する際、前記
マイクロプロセッサ−からの指定アドレスに応じて前記
行方向及び前記列方向のいずれか一方に対して前記読み
出し又は前記書き込みを行うかを判定して該判定結果に
基づいて前記行単位あるいは前記列単位に前記データ保
持素子をアクセスして前記ｎビット単位でデータを書き
込み又は読み出し制御する制御手段を有することを特徴
とするデータアクセス方式が得られる。

（実施例） 以下本発明について実施例によって説明する。

Ｗ、１図を参照して、ここで第２図と同一の構成要素に
ついては同一の参照番号を付して説明を省略する。

いま、組み込みソフトウェアの処理Ａに必要とするデー
タがデータＤ２．〜Ｄ２．．であるとする。

この場合、マイクロプロセッサ−１はデータＤ２゜〜Ｄ
２．に対応するアドレスをアドレス選択制御ブロック６
に対してアドレスバス２を介して指定する。アドレス選
択制御ブロック６はこの指定アドレスが垂直方向（図中
縦方向）であるか水平方向（図中横方向）であるかを判
別する。このデータＤ２１〜Ｄ２゜は水平方向に配置さ
れているので、アドレス選択制御ブロック６は水平方向
用アドレスバス８を介してデータＤ２．〜Ｄ２．．に対
応するデータ保持素子４に読み出し信号を送出する。

これによって、データＤ２１〜Ｄ２．．が一対応するデ
ータ保持素子４から読み出され、データバス３を介して
マイクロプロセッサ−１に読み込まれる。

次に、他の処理Ｂに必要なデータがデータＤ１．。

〜Ｄ、であるとすると、マイクロプロセッサ−１はデー
タｐｉｅ〜Ｄ　１１１１に対応するアドレスをアドレス
バス２を介してアドレス選択制御ブロック６に指定する
。この場合、データＤ１□〜Ｄゎ。は垂直方向に配置さ
れているので、アドレス選択制御ブロック６は垂直方向
用アドレスバス７を用いてデータＤｉｎ〜Ｄ、に対応す
るデータ保持素子４に読み出し信号を送出する。この結
果、データＤ１０〜Ｄ、わが対応するデータ保持素子４
から読み出され、データバス３を介してマイクロプロセ
ッサ−１に読み込まれる マイクロプロセッサ−１からデータをｎビット単位でデ
ータ保持回路５に書き込む際にも、同様にしてアドレス
バス２を介して書き込み指定アドレスをアドレス選択制
御ブロック６に指定し、アドレス選択制御ブロック６か
ら指定データ保持素子４に対して書き込み信号を送るこ
とによってデータ保持回路５にｎビットデータを書き込
むことかできる。

なお、本実施例では上述のように組み込みソフトウェア
の処理毎に必要とするデータの集合を同一の行、同一の
列に割り付けるようにハードウェアが設計される。

（発明の効果） 以上説明したように、本発明ではデータアクセスの方向
を２次元として、いずれの次元でデータをアクセスする
か選択できるようにしたので、データをアクセスする際
、各処理に必要とする部分たけアクセスすればよく、そ
の結果、処理時間か短縮できるという効果がある。

【図面の簡単な説明】

第１図は本発明によるデータアクセス方式を説明するた
めのブロック図、第２図は従来のデータアクセス方式を
説明するだめのブロック図である。 １・・・マイクロプロセッサ−１２・・アドレスバス、
３・・・データバス、４・・・データ保持素子、５・・
・データ保持回路、６・・・アドレス選択制御回路、７
・・垂直方向アドレスバス、８・・・水平方向アドレス
バス。 第１図 第２図 ７デ一タ保持回路 ・　　　５

Claims (1)

1. 【特許請求の範囲】 １、ｎ（ｎは２以上の整数）行ｎ列のデータ保持素子を
   備え、該データ保持素子が１ビットデータを保持するデ
   ータ保持回路と、該データ保持回路に対してｎビット単
   位でデータの書き込み及び読み出しを制御するマイクロ
   プロセッサーとを有する情報処理装置において、前記書
   き込み又は読み出しを実行する際、前記マイクロプロセ
   ッサーからの指定アドレスに応じて前記行方向及び前記
   列方向のいずれか一方に対して前記読み出し又は前記書
   き込みを行うかを判定して該判定結果に基づいて前記行
   単位あるいは前記列単位に前記データ保持素子をアクセ
   スして前記ｎビット単位でデータを書き込み又は読み出
   し制御する制御手段を有することを特徴とするデータア
   クセス方式。 ２、請求項１に記載されたデータアクセス方式において
   、前記制御手段は前記指定アドレスを受け、前記判定を
   実行する判定部、該判定結果に基づいて前記行方向ある
   いは前記列方向に配列されたデータ保持素子に対してア
   クセス信号を送出する送出部とを有し、該送出部は行方
   向アドレスバス及び列方向アドレスバスによって前記デ
   ータ保持素子に連結されていることを特徴とするデータ
   アクセス方式。