JPH04180454A - 密着形イメージセンサの信号走査回路 - Google Patents
密着形イメージセンサの信号走査回路Info
- Publication number
- JPH04180454A JPH04180454A JP2307287A JP30728790A JPH04180454A JP H04180454 A JPH04180454 A JP H04180454A JP 2307287 A JP2307287 A JP 2307287A JP 30728790 A JP30728790 A JP 30728790A JP H04180454 A JPH04180454 A JP H04180454A
- Authority
- JP
- Japan
- Prior art keywords
- level
- scanning circuit
- section
- clock
- signal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 9
- 230000002457 bidirectional effect Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は密着形イメージセンサの信号走査回路に関し、
特に信号走査回路をＭＯ３薄膜トランジスタで形成した
シフトレジスタ走査形の信号走査回路に関する。
特に信号走査回路をＭＯ３薄膜トランジスタで形成した
シフトレジスタ走査形の信号走査回路に関する。
［従来の技術］
従来、この種のＭＯ５薄膜トランジスタで形成した密着
形イメージセンサの信号走査回路は、第４図に示すよう
にレシオ型ＥＥインバータ（Ｅ Ｅ）を両方向性の伝送
ゲート（Ｇ）を通じ接続してマスタ部（Ｍ）とスレーブ
部（Ｓ）とする１段のレジスタを縦続接続したＮ段２相
（φ１φ２）ダイナミックシフトレジスタで構成されて
いた。なお。
形イメージセンサの信号走査回路は、第４図に示すよう
にレシオ型ＥＥインバータ（Ｅ Ｅ）を両方向性の伝送
ゲート（Ｇ）を通じ接続してマスタ部（Ｍ）とスレーブ
部（Ｓ）とする１段のレジスタを縦続接続したＮ段２相
（φ１φ２）ダイナミックシフトレジスタで構成されて
いた。なお。
図においてＤＩＰはレジスタの出力、Ｑｏはレジスタの
出力、ＤＲはスレレープ部Ｓに接続しているドライバ部
、φＩＧ、はドライバの出力走査パルスＩＶＤＤは電源
である。また第５図はレシオ型インバータＥＥの構成を
示す図である。
出力、ＤＲはスレレープ部Ｓに接続しているドライバ部
、φＩＧ、はドライバの出力走査パルスＩＶＤＤは電源
である。また第５図はレシオ型インバータＥＥの構成を
示す図である。
［発明が解決しようとする課題］
上述した従来のＭＯ５薄膜トランジスタで形成した密着
形イメージセンサの信号走査回路は、ＥＥ型インバータ
（Ｅ Ｅ）を両方向性の伝送ゲート（Ｇ）を通じ接続し
てマスタ部（Ｍ）とスレーブ部（Ｓ）とする１段のレジ
スタを縦続接続したＮ段２相（φ１．φ２）ダイナミッ
クシフトレジスタの構成となっているので、電源と接地
間の直流電流導通がＮ段シフトレジスタ中で走査能動パ
ルスを出力している１個所段のスレーブ回路のみならず
、走査パルスが能動出力されていない（Ｎ−１）個所段
でもマスタ回路で生しており、走査パルスの非能動出力
期間での電力損失か著しく大であって電力効率が悪いと
いう問題点がある。
形イメージセンサの信号走査回路は、ＥＥ型インバータ
（Ｅ Ｅ）を両方向性の伝送ゲート（Ｇ）を通じ接続し
てマスタ部（Ｍ）とスレーブ部（Ｓ）とする１段のレジ
スタを縦続接続したＮ段２相（φ１．φ２）ダイナミッ
クシフトレジスタの構成となっているので、電源と接地
間の直流電流導通がＮ段シフトレジスタ中で走査能動パ
ルスを出力している１個所段のスレーブ回路のみならず
、走査パルスが能動出力されていない（Ｎ−１）個所段
でもマスタ回路で生しており、走査パルスの非能動出力
期間での電力損失か著しく大であって電力効率が悪いと
いう問題点がある。
本発明は従来のもののこのような課題を解決し電流効率
の良い密着型イメージセンサの信号走査回路を提供する
ものである。
の良い密着型イメージセンサの信号走査回路を提供する
ものである。
［課題を解決するための手段］
本発明のＭＯ５薄膜トランジスタで形成した密着形イメ
ージセンサの信号走査回路は、信号走査回路が薄膜で形
成された密着型イメージセンサに於いて、ＭＯ５薄膜ト
ランジスタで形成する信号走査回路を、第１のシフトパ
ルスを受ける両方向性の伝送ゲートと電源から接地への
直流導通を１／２動作時間とするレシオ型ダイナミック
インバータを含むマスタ部と、第２のシフトパルスを受
ける両方向性の伝送ゲートとレシオ型ＥＥインバータと
を含むスレーブ部と、スレーブ部のインバータからの反
相クロックを受け直流電流導通か生じないブツシュプル
構成としたドライバ部とを具備する１段のレジスタとを
縦続接続してなるＮ段２相ダイナミックシフトレジスタ
とで構成される。
ージセンサの信号走査回路は、信号走査回路が薄膜で形
成された密着型イメージセンサに於いて、ＭＯ５薄膜ト
ランジスタで形成する信号走査回路を、第１のシフトパ
ルスを受ける両方向性の伝送ゲートと電源から接地への
直流導通を１／２動作時間とするレシオ型ダイナミック
インバータを含むマスタ部と、第２のシフトパルスを受
ける両方向性の伝送ゲートとレシオ型ＥＥインバータと
を含むスレーブ部と、スレーブ部のインバータからの反
相クロックを受け直流電流導通か生じないブツシュプル
構成としたドライバ部とを具備する１段のレジスタとを
縦続接続してなるＮ段２相ダイナミックシフトレジスタ
とで構成される。
［実施例］
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例の密着形イメージセンサの信
号走査回路の一要素を示す構成図、第２図は第１図での
信号走査回路を縦続に接続して得られる密着形イメージ
センサでの全体の構成概念図、第３図は第１図及び第２
図での回路動作におけるクロック信号のタイミングの一
例である。
号走査回路の一要素を示す構成図、第２図は第１図での
信号走査回路を縦続に接続して得られる密着形イメージ
センサでの全体の構成概念図、第３図は第１図及び第２
図での回路動作におけるクロック信号のタイミングの一
例である。
本実施例は、光電変換素子（Ｐ、）（１＜ｎ＜Ｎ）を転
送ゲート（ＴＧ□）と走査パルス（φＴＧ、）により１
個所づつ順次にラインＬ、とＲ２間で導通させて、光電
変換信号を読み出すタイプのイメージセンサの信号走査
回路に関し、かつ。
送ゲート（ＴＧ□）と走査パルス（φＴＧ、）により１
個所づつ順次にラインＬ、とＲ２間で導通させて、光電
変換信号を読み出すタイプのイメージセンサの信号走査
回路に関し、かつ。
電力損失を低減化するＭＯ８薄膜トランジスタ（以降、
ＭＯＳＴＦＴと呼ぶ）で形成するシフトレジスタ走査形
の信号走査回路である。
ＭＯＳＴＦＴと呼ぶ）で形成するシフトレジスタ走査形
の信号走査回路である。
第１図に、密着形イメージセンサの内、光電変換素子（
Ｐ、）を含むセンサ要素（Ｒ６）と、この要素に含むＭ
ＯＳＴＦＴである転送ゲート（ＴＧ、）と走査パルス（
φＴＧゎ）を出力する信号走査回路のレジスタ要素（Ｒ
，）を示し、更には。
Ｐ、）を含むセンサ要素（Ｒ６）と、この要素に含むＭ
ＯＳＴＦＴである転送ゲート（ＴＧ、）と走査パルス（
φＴＧゎ）を出力する信号走査回路のレジスタ要素（Ｒ
，）を示し、更には。
レジスタ要素（Ｒ６）内の回路要素の構成をも示す。
一段のレジスタ（Ｒ，）はＭＯＳ Ｔ Ｆ Ｔから成る
ＴＲＩ、ＴＲ２，ＴＲ３を主要素とするマスタ部（Ｍ）
とＭＯＳＴＦＴから成るＴＲ４，ＴＲ５゜ＴＲ６を主要
素とするスレーブ部（Ｓ）およびＭＯＳＴＦＴのＴＲ７
，ＴＲ８から成る転送ゲート（ＴＧ、）を駆動するドラ
イバ部（ＤＲ）を具備する。
ＴＲＩ、ＴＲ２，ＴＲ３を主要素とするマスタ部（Ｍ）
とＭＯＳＴＦＴから成るＴＲ４，ＴＲ５゜ＴＲ６を主要
素とするスレーブ部（Ｓ）およびＭＯＳＴＦＴのＴＲ７
，ＴＲ８から成る転送ゲート（ＴＧ、）を駆動するドラ
イバ部（ＤＲ）を具備する。
レジスタ要素（Ｒ，）（１＜ｎ＜Ｎ）は外部から共通的
に電源ＶＤＤと地気（Ｇ）、及び２相のシフトクロック
φ、φ２の供給を受ける。
に電源ＶＤＤと地気（Ｇ）、及び２相のシフトクロック
φ、φ２の供給を受ける。
次に、第１図のセンサ要素（Ｅｅ ） （１＜ ｎ
＜Ｎ）を縦続して得られる密着形イメージセンサでの全
体の構成および走査概念を示す第２図と、第１図と第２
図での動作におけるクロック信号のタイミングを示す第
３図をもとにして、動作を説明する。
＜Ｎ）を縦続して得られる密着形イメージセンサでの全
体の構成および走査概念を示す第２図と、第１図と第２
図での動作におけるクロック信号のタイミングを示す第
３図をもとにして、動作を説明する。
なお、動作説明を便宜上ＮＭＯＳ Ｔ Ｆ Ｔで回路形
成されているとして説明を行う。ＰＭＯ５ＴＰＴでの回
路形成である場合は、ＶＤＤの地気（Ｇ）に対する電位
が負のＶＤＤと読み換えることでなされる。
成されているとして説明を行う。ＰＭＯ５ＴＰＴでの回
路形成である場合は、ＶＤＤの地気（Ｇ）に対する電位
が負のＶＤＤと読み換えることでなされる。
スタートパルスＳＰは先ず最初の走査パルス（φＴＧＩ
）を能動にする外部よりのクロックであり、レジスタ走
査（Ｒ１）の入力（ＤＩ＋）をレベルＧとする。シフト
クロックφ１がレベルＶ■であれば両方向性の伝送ゲー
ト（ＴＲＩ）が導通状態にあり、入力（Ｄｌ、）のレベ
ルはＴＲ３のゲートに伝送される。伝送が完了した後に
クロックφ、がレベルＧになると、ＴＲ３のゲートでの
信号レベルは容ｊｉｃ１でマスタ部に保持される。
）を能動にする外部よりのクロックであり、レジスタ走
査（Ｒ１）の入力（ＤＩ＋）をレベルＧとする。シフト
クロックφ１がレベルＶ■であれば両方向性の伝送ゲー
ト（ＴＲＩ）が導通状態にあり、入力（Ｄｌ、）のレベ
ルはＴＲ３のゲートに伝送される。伝送が完了した後に
クロックφ、がレベルＧになると、ＴＲ３のゲートでの
信号レベルは容ｊｉｃ１でマスタ部に保持される。
これと同時にクロックφ２がレベルＶＤＤとなりＴＲ２
が導通となり、マスタ部でのレシオ形インバータが機能
し始めて容量Ｃ１での保持レベルに応じてマスタ部出力
レベルが確定され、導通状態にある伝送ゲー）ＴＲ４を
通じスレーブ内部に伝達される。
が導通となり、マスタ部でのレシオ形インバータが機能
し始めて容量Ｃ１での保持レベルに応じてマスタ部出力
レベルが確定され、導通状態にある伝送ゲー）ＴＲ４を
通じスレーブ内部に伝達される。
スタートパルスＳＰのレベルＧでの入力信号がレジスタ
Ｒ１のマスタ部では反転されたレベル（ＶＤＤ ＶＴ
）出力となり、スレーブへの伝達となる。
Ｒ１のマスタ部では反転されたレベル（ＶＤＤ ＶＴ
）出力となり、スレーブへの伝達となる。
ここに電位Ｖ７はＴＦＴの閾値電圧である。
ＴＲ５とＴＲ６はＴＲ５をＭＯ５負荷するレシオ形ＥＥ
インバータであり、かつ、更にこのインバータの入力と
出力をドライバ部（ＤＲ）の一端子がＶＤＤであるＴＲ
７と、一端子が接地（Ｇ）であるＴＲ８のそれぞれのゲ
ートに接続し、電源から接地へのＤＣ導通を断つ構成を
とったプツシニブル・ドライバを構成して走査パルスを
駆動出力する。これと同時に、スレーブ部（Ｓ）で再度
の反転を受けたレジスタＲ，の出力Ｑ、とじて出力され
１次段のレジスタＲｌｌ＋ｌの入力Ｄ Ｉ 、、、に伝
達される、 マスタ部（Ｍ）からスレーブ部（Ｓ）への信号転送が完
了した後、クロックφ２はレベルＧとなり、ＴＲ６のゲ
ートでの信号レベルを容量Ｃ２て保持する。スレーブ部
（Ｓ）での保持と同時に。
インバータであり、かつ、更にこのインバータの入力と
出力をドライバ部（ＤＲ）の一端子がＶＤＤであるＴＲ
７と、一端子が接地（Ｇ）であるＴＲ８のそれぞれのゲ
ートに接続し、電源から接地へのＤＣ導通を断つ構成を
とったプツシニブル・ドライバを構成して走査パルスを
駆動出力する。これと同時に、スレーブ部（Ｓ）で再度
の反転を受けたレジスタＲ，の出力Ｑ、とじて出力され
１次段のレジスタＲｌｌ＋ｌの入力Ｄ Ｉ 、、、に伝
達される、 マスタ部（Ｍ）からスレーブ部（Ｓ）への信号転送が完
了した後、クロックφ２はレベルＧとなり、ＴＲ６のゲ
ートでの信号レベルを容量Ｃ２て保持する。スレーブ部
（Ｓ）での保持と同時に。
マスタ部（Ｍ）のレシオ形シンバータのＴＲ２の導通が
止められる。これと同時に、また、マスタ部（Ｍ）では
クロックφ１がレベルＶＤＤとなり新たな入力を開始す
る。
止められる。これと同時に、また、マスタ部（Ｍ）では
クロックφ１がレベルＶＤＤとなり新たな入力を開始す
る。
以上の第１図の信号走査回路の一要素の動作をもとにす
れば、第２図の実施例のごとく縦続接続された信号走査
回路にあっては、第３図に示すスタートパルスＳＰで走
査能動を受けた走査パルスφＴＧＩが、シフトクロック
φ１とφ２によってシフトクロックの１サイクルごとに
、φＴＧＩ→φＴＧ２→φＴＧ３・・・→φＴＧＮへと
シフトされて行き、光電変換信号を順次に読み出すこと
は明らかである。
れば、第２図の実施例のごとく縦続接続された信号走査
回路にあっては、第３図に示すスタートパルスＳＰで走
査能動を受けた走査パルスφＴＧＩが、シフトクロック
φ１とφ２によってシフトクロックの１サイクルごとに
、φＴＧＩ→φＴＧ２→φＴＧ３・・・→φＴＧＮへと
シフトされて行き、光電変換信号を順次に読み出すこと
は明らかである。
また１以上の動作から電力消費につき以下のことが明ら
かである。すなわち、走査パルス（φＴＧ、）（１＜ｎ
＜Ｎ）を１個所づつ順次に能動にし、充電変換信号を読
み出すイメージセンサの信号走査回路にあっては。
かである。すなわち、走査パルス（φＴＧ、）（１＜ｎ
＜Ｎ）を１個所づつ順次に能動にし、充電変換信号を読
み出すイメージセンサの信号走査回路にあっては。
■走査能動パルスを出力している一個所段のレジスタ内
で、マスタ部ではレベル（ＶＤＤ Ｖｔ）の出力であ
り直流電力消費がなく、スレーブ部においてはレベルＧ
出力のための直流電流導通があると。
で、マスタ部ではレベル（ＶＤＤ Ｖｔ）の出力であ
り直流電力消費がなく、スレーブ部においてはレベルＧ
出力のための直流電流導通があると。
■一方他の（Ｎ−１）段のレジスタ内においては、マス
タ部ではレベルＧ出力であるもののＴＲ２の導通がクロ
ックφ２のレベルＧ期間の遮断で１／２動作時間に制限
されたＤｃ電力消費があること。
タ部ではレベルＧ出力であるもののＴＲ２の導通がクロ
ックφ２のレベルＧ期間の遮断で１／２動作時間に制限
されたＤｃ電力消費があること。
スレーブ部では、Ｄｃ電力消費がないレベルＣＶｏＤ
ＶＴ）の出力にある。
ＶＴ）の出力にある。
ことが判る。
［発明の効果コ
以上説明したように本発明は、ＭＯ８薄膜トランジスタ
で形成できて、 Ｖ！ＥＭ形イメージセンサのシフトレ
ジスタ形の信号走査回路を、概ね常に走査非能動レベル
Ｇを出力しているドライバ部にＤＣ電流導通が生じない
プッシュプルのドライバ構成を、また、ドライバ部と同
相のレベルＧを出力保持するマスタ部にクロックφ２で
の導通を遮断するレシオ形ダイナミックインバータを具
備することにより、電力消費を従前比的１／４に改善で
きる効果がある。
で形成できて、 Ｖ！ＥＭ形イメージセンサのシフトレ
ジスタ形の信号走査回路を、概ね常に走査非能動レベル
Ｇを出力しているドライバ部にＤＣ電流導通が生じない
プッシュプルのドライバ構成を、また、ドライバ部と同
相のレベルＧを出力保持するマスタ部にクロックφ２で
の導通を遮断するレシオ形ダイナミックインバータを具
備することにより、電力消費を従前比的１／４に改善で
きる効果がある。
第１図は本発明の密着形イメージセンサの信号走査回路
の一実施例における信号走査回路の１／Ｎ段の一要素（
Ｅｆｆｉ）とレジスタ回路（Ｒ，）の回路図、第２図は
第１図での信号走査回路を縦続して得られる密着形イメ
ージセンサでの全体の一例の概念図、第３図は信号走査
回路での回路動作におけるクロック信号のタイミングの
一実施例の図、第４図は、従来例での信号走査回路のレ
ジスタ回路要素図、第５図は第４図におけるＥＥ型イン
バータの構成を示す図である。 記号の説明、Ｒ，・・・レジスタ要素、Ｅ、・・・セン
サ要素１Ｍ・・・マスタ部、Ｓ・・・スレーブ部、ＤＲ
・・・ドライバ部。 １Ｍ１図 い Ｅｎ セッサ＃素
の一実施例における信号走査回路の１／Ｎ段の一要素（
Ｅｆｆｉ）とレジスタ回路（Ｒ，）の回路図、第２図は
第１図での信号走査回路を縦続して得られる密着形イメ
ージセンサでの全体の一例の概念図、第３図は信号走査
回路での回路動作におけるクロック信号のタイミングの
一実施例の図、第４図は、従来例での信号走査回路のレ
ジスタ回路要素図、第５図は第４図におけるＥＥ型イン
バータの構成を示す図である。 記号の説明、Ｒ，・・・レジスタ要素、Ｅ、・・・セン
サ要素１Ｍ・・・マスタ部、Ｓ・・・スレーブ部、ＤＲ
・・・ドライバ部。 １Ｍ１図 い Ｅｎ セッサ＃素
Claims (2)
- （１）信号走査回路が薄膜で形成された密着型イメージ
センサに於いて、 ＭＯＳ薄膜トランジスタで形成する信号走査回路を、第
１のシフトパルスを受ける両方向性の伝送ゲートと電源
から接地への直流導通を１／２動作時間とするレシオ型
ダイナミックインバータを含むマスタ部と、第２のシフ
トパルスを受ける両方向性の伝送ゲートとレシオ型ＥＥ
インバータとを含むスレーブ部と、スレーブ部のインバ
ータからの反相クロックを受け直流電流導通が生じない
プッシュプル構成としたドライバ部とを具備する１段の
レジスタを縦続接続してなるＮ段２相ダイナミックシフ
トレジスタで構成したことを特徴とする密着形イメージ
センサの信号走査回路。 - （２）第１と第２のシフトクロックパルスが相反パルス
であることを特徴とする請求項第（１）項記載の密着形
イメージセンサの信号走査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307287A JPH04180454A (ja) | 1990-11-15 | 1990-11-15 | 密着形イメージセンサの信号走査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307287A JPH04180454A (ja) | 1990-11-15 | 1990-11-15 | 密着形イメージセンサの信号走査回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180454A true JPH04180454A (ja) | 1992-06-26 |
Family
ID=17967318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307287A Pending JPH04180454A (ja) | 1990-11-15 | 1990-11-15 | 密着形イメージセンサの信号走査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180454A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7522317B2 (en) | 2000-12-20 | 2009-04-21 | Seiko Epson Corporation | Image reading device |
| US10847568B2 (en) | 2018-02-15 | 2020-11-24 | Tianma Japan, Ltd. | Image sensor and method of driving image sensor |
-
1990
- 1990-11-15 JP JP2307287A patent/JPH04180454A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7522317B2 (en) | 2000-12-20 | 2009-04-21 | Seiko Epson Corporation | Image reading device |
| US10847568B2 (en) | 2018-02-15 | 2020-11-24 | Tianma Japan, Ltd. | Image sensor and method of driving image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080062B2 (ja) | 半導体集積回路 | |
| JP3530422B2 (ja) | ラッチ回路とレジスタ回路 | |
| JPH0865124A (ja) | 低電圧集積電源回路のための電気スイッチ | |
| JPS6216478B2 (ja) | ||
| JP2010161761A (ja) | クロックｄ型フリップ・フロップ回路 | |
| JPH11186882A (ja) | Ｄフリップフロップ | |
| JPS62192098A (ja) | シフトレジスタ | |
| JP2001244804A (ja) | レベルコンバータ回路 | |
| JPH0671202B2 (ja) | 液晶駆動装置 | |
| US20070075760A1 (en) | Source drive circuit | |
| JPS6045512B2 (ja) | ダイナミック型シフトレジスタ回路 | |
| CN100377258C (zh) | 移位寄存电路 | |
| JP2004080172A (ja) | Ｄ型フリップフロップおよび電子回路 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| TWI385626B (zh) | 位移暫存器及液晶顯示器 | |
| JP3993270B2 (ja) | シフトレジスタ回路 | |
| JPH0377599B2 (ja) | ||
| JPS58181321A (ja) | 固体走査回路 | |
| JP3572700B2 (ja) | Ｍｏｓ型スタティックフリップフロップ | |
| JPH04180455A (ja) | 密着形イメージセンサの信号走査回路 | |
| JPH04175010A (ja) | 出力バッファ回路 | |
| JPH0320960Y2 (ja) | ||
| JP4542714B2 (ja) | 半導体集積回路 | |
| KR0154811B1 (ko) | 충분한 출력전압 변동폭을 주는 부트스트랩 인버터 | |
| JPH06204813A (ja) | 電界効果トランジスタ論理回路 |