JPH04184608A - 多電源制御方式 - Google Patents
多電源制御方式Info
- Publication number
- JPH04184608A JPH04184608A JP2315203A JP31520390A JPH04184608A JP H04184608 A JPH04184608 A JP H04184608A JP 2315203 A JP2315203 A JP 2315203A JP 31520390 A JP31520390 A JP 31520390A JP H04184608 A JPH04184608 A JP H04184608A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- instruction
- control
- processing
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[目次コ
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
発明の効果
[1[要]
複数の電源を同時に自動制御する多電源制御方式に関し
、 機器設置スペースの削減が可能となる方式の提供を目的
とし、 直列接続された複数の処理部と与えられた電源制御の共
通指示を接続先頭の処理部へ送出する共通部とが設けら
れた処理装置と、各処理部に対する電源制御の共通指示
を共通部へ送出する第1の自動電源制御装置と、接続さ
れた処理部へ電源制御の個別指示を送出する第2の自動
電源制御装置と、を有し、各処理部は、接続先頭の側か
ら電源制御の共通指示を受け取って接続後尾の側へ送り
出す手段と、接続先頭の側から受け取った電源制御の共
通指示と第2自動電源制御装置から送出された電源制御
の個別指示とを内部電源に与える手段と、第2の自動電
源制御装置が接続されているか否かを判断する手段と、
接続先頭の側から受け取った電源制御の共通指示を第2
自動電源制御装置の接続が確認されたときに自処理部内
で無効化する手段と、を含む、ことにより構成される。
、 機器設置スペースの削減が可能となる方式の提供を目的
とし、 直列接続された複数の処理部と与えられた電源制御の共
通指示を接続先頭の処理部へ送出する共通部とが設けら
れた処理装置と、各処理部に対する電源制御の共通指示
を共通部へ送出する第1の自動電源制御装置と、接続さ
れた処理部へ電源制御の個別指示を送出する第2の自動
電源制御装置と、を有し、各処理部は、接続先頭の側か
ら電源制御の共通指示を受け取って接続後尾の側へ送り
出す手段と、接続先頭の側から受け取った電源制御の共
通指示と第2自動電源制御装置から送出された電源制御
の個別指示とを内部電源に与える手段と、第2の自動電
源制御装置が接続されているか否かを判断する手段と、
接続先頭の側から受け取った電源制御の共通指示を第2
自動電源制御装置の接続が確認されたときに自処理部内
で無効化する手段と、を含む、ことにより構成される。
[産業上の利用分野]
本発明は、複数の電源を同時に自動制御する多電源制御
方式に関する。
方式に関する。
例えば金融機関のセンターには支店端末を管理する処理
装置が複数段けら札 それら装置の電源投入、遮断が自
動制御される場合がある。
装置が複数段けら札 それら装置の電源投入、遮断が自
動制御される場合がある。
[従来の技術]
第5図では従来方式が説明されており、自動電源制御装
置50から処理装置(小型コンピュータ)52−1.
52−2・・・52−Nに一対する電源制御の指示が送
出される。
置50から処理装置(小型コンピュータ)52−1.
52−2・・・52−Nに一対する電源制御の指示が送
出される。
この自動電源制御装置50が送出した指示は分配制御装
ff54に供給さ札 分配制御装置64から各処理装置
52−1.52−2・・・52−Nに分配される。
ff54に供給さ札 分配制御装置64から各処理装置
52−1.52−2・・・52−Nに分配される。
その結果、処理装置52−1.52−2・・Φ52−N
の電源が同時に制御される。
の電源が同時に制御される。
[発明が解決しようとする課題]
従来においてム 処理装置52−1.52−2・・・5
2−Nと分配制御装f154とが設置さ札それら間が配
線で結ばれるので、広い設置スペースを必要としていた 本発明は上記の事情に鑑みてなされたものであり、その
目的は、機器設置スペースと配線ケーブルの削減が可能
となる方式を提供することにある。
2−Nと分配制御装f154とが設置さ札それら間が配
線で結ばれるので、広い設置スペースを必要としていた 本発明は上記の事情に鑑みてなされたものであり、その
目的は、機器設置スペースと配線ケーブルの削減が可能
となる方式を提供することにある。
[課題を解決するための手段]
上記目的を達成するために、本発明では以下の方式がと
られている。
られている。
第2図において、複数の処理部10−1. 10−2・
−@10−Nと共通部12とが処理装置14に設けられ
ており、処理装置110−1. 10−2・・・10−
Nは直列接続されている。
−@10−Nと共通部12とが処理装置14に設けられ
ており、処理装置110−1. 10−2・・・10−
Nは直列接続されている。
また、共通部12には各処理部10−1.10−2・・
・10−Nに対する電源制御の共通指示が第1の自動電
源制御袋fit16から与えら札 この共通部12に与
えられた指示は接続先頭の処理部10−1へ送出される
。
・10−Nに対する電源制御の共通指示が第1の自動電
源制御袋fit16から与えら札 この共通部12に与
えられた指示は接続先頭の処理部10−1へ送出される
。
さらに、第2の自動電源制御装置18からはこれが接続
された処理部10−1. 10−2・・・10−Nへ電
源制御の個別指示が送出される。
された処理部10−1. 10−2・・・10−Nへ電
源制御の個別指示が送出される。
そして第1図で示されるように、接続先頭の側から電源
制御の共通指示を受け取って接続後尾の側へ送り出す手
段20.接続先頭の側から受け取った電源制御の共通指
示と第2自動電源制御装置18から送出された電源制御
の個別指示とを内部電源22に与える手段24.第2の
自動電源制御装[18が接続されているか否かを判断す
る手段26、接続先頭の側から受け取った電源制御の共
通指示を第2自動電源制御装置18の接続が確認された
ときに自処理部10−1. 10−2・・・または10
−N内で無効化する手段28が各処理部10−1. 1
0−20・争10−Nに含まれている。
制御の共通指示を受け取って接続後尾の側へ送り出す手
段20.接続先頭の側から受け取った電源制御の共通指
示と第2自動電源制御装置18から送出された電源制御
の個別指示とを内部電源22に与える手段24.第2の
自動電源制御装[18が接続されているか否かを判断す
る手段26、接続先頭の側から受け取った電源制御の共
通指示を第2自動電源制御装置18の接続が確認された
ときに自処理部10−1. 10−2・・・または10
−N内で無効化する手段28が各処理部10−1. 1
0−20・争10−Nに含まれている。
[作用コ
本発明でCL 第5図の処理装置52−1.52−2
・・・52−Nが1台の処理装置14にまとめら札 分
配制御装N54が省かれる。
・・・52−Nが1台の処理装置14にまとめら札 分
配制御装N54が省かれる。
そして、処理部10−1. 10−2・・・10−Nの
電源制御は第1の自動電源制御装置16が送出した指示
に従って共通に行われる。
電源制御は第1の自動電源制御装置16が送出した指示
に従って共通に行われる。
また、対象となる処理部10−1. 10−2・Q・1
0−Nに第2の自動電源制御装置18を接続することに
より、゛その処理部10−1. 10−2・・・10−
Nについてのみ、個別的な電源制御が優先して行われる
。
0−Nに第2の自動電源制御装置18を接続することに
より、゛その処理部10−1. 10−2・・・10−
Nについてのみ、個別的な電源制御が優先して行われる
。
〔実施例コ
以下、図面に基づいて本発明に係る方式の好適な実施例
を説明する。
を説明する。
第2図では実施例の全体構成が説明されており、処理袋
@14には処理制御部10−1. 10−2・・・10
−に・・拳10−N、 共通部12が設けられている
。
@14には処理制御部10−1. 10−2・・・10
−に・・拳10−N、 共通部12が設けられている
。
この処理装置14の処理制御部10−1. 10−2・
・・12−に・・・12−Nは第5図の処理装置52−
1.52−2・Φ・52−Nに相当しており、それらの
電源制御は共通部12に対して芋蔓状に接続されている
。
・・12−に・・・12−Nは第5図の処理装置52−
1.52−2・Φ・52−Nに相当しており、それらの
電源制御は共通部12に対して芋蔓状に接続されている
。
そして、共通部12に第1の自動電源制御装置16カζ
処理制御部10−Kに第2の自動電源制御装置18が
各々接続されており、これらの自動電源制御装置16.
18にはタイマが内蔵される場合と、回線に接続されて
ホスト計算機からの電源投入コマンドを受信する機能が
内蔵される場合がある。
処理制御部10−Kに第2の自動電源制御装置18が
各々接続されており、これらの自動電源制御装置16.
18にはタイマが内蔵される場合と、回線に接続されて
ホスト計算機からの電源投入コマンドを受信する機能が
内蔵される場合がある。
ホスト命令による電源制御の指示又は内蔵タイマによる
電源制御の指示が自動電源制御装置16゜18から共通
部12.処理制御部10−にへ各々送出される。
電源制御の指示が自動電源制御装置16゜18から共通
部12.処理制御部10−にへ各々送出される。
第3図では共通部12の構成が説明されており、同図に
おいて、共通部12は電源制御回路31(第1の自動電
源制御回路16から電源制御の指示が与えられる)、電
源32.デイスプレィ33゜キーボード34.ディスク
ドライブ35.処理回路36で構成されている。
おいて、共通部12は電源制御回路31(第1の自動電
源制御回路16から電源制御の指示が与えられる)、電
源32.デイスプレィ33゜キーボード34.ディスク
ドライブ35.処理回路36で構成されている。
第4図においては処理制御部10−1. 10−2・・
・10−に・・・10−Nの構成が説明されており、こ
れらの処理制御部10−1. 10−2拳・・10−に
・・・10−Nにはインタフェース部41.演算部(C
P U、 メモリ)42.ディスク部43.端末制御
部449回線制御訊 電源制御部46.電源22が設け
られている。
・10−に・・・10−Nの構成が説明されており、こ
れらの処理制御部10−1. 10−2拳・・10−に
・・・10−Nにはインタフェース部41.演算部(C
P U、 メモリ)42.ディスク部43.端末制御
部449回線制御訊 電源制御部46.電源22が設け
られている。
そして、各処理制御部10−1. 10−2・・・10
−に・・・10−Nのインタフェース部41は共通部1
2の処理回路36に接続されており、共通部12のデイ
スプレィ33.キーボード34を用いて操作対象の処理
制御部10−1. 10−2・・・10−に・・@10
−Nが切V選択される。
−に・・・10−Nのインタフェース部41は共通部1
2の処理回路36に接続されており、共通部12のデイ
スプレィ33.キーボード34を用いて操作対象の処理
制御部10−1. 10−2・・・10−に・・@10
−Nが切V選択される。
これにより、共通部12から任意の処理制御部10−1
. 10−2・Φ・10−に・・・1〇−Nに各種の指
示が与えら札 あるいはその処理制御部10−1.10
−2・・・10−に・・・10−Nの条件が設定される
。
. 10−2・Φ・10−に・・・1〇−Nに各種の指
示が与えら札 あるいはその処理制御部10−1.10
−2・・・10−に・・・10−Nの条件が設定される
。
また、電源制御部46には芋蔓接続の先頭側(共通部1
2. 処理制御部10−1.10−2・・・10−N
・・・または10− (N−1))と接続後尾の側(処
理制御部10−2・・・10−に・・・または10−N
)が接続される。
2. 処理制御部10−1.10−2・・・10−N
・・・または10− (N−1))と接続後尾の側(処
理制御部10−2・・・10−に・・・または10−N
)が接続される。
第1図ではこれら電源制御部46の構成が説明されてお
り、接続先頭の側から送出された電源制御の指示は遅延
制御回路20で受け取ら札 接続後尾の側へ送出される
。
り、接続先頭の側から送出された電源制御の指示は遅延
制御回路20で受け取ら札 接続後尾の側へ送出される
。
また、接続先頭の側から送出された電源制御の指示と第
2の自動電源制御装置118が送出した電源制御の指示
はオア回路24を介して内部電源22に与えられる。
2の自動電源制御装置118が送出した電源制御の指示
はオア回路24を介して内部電源22に与えられる。
さらに、第2自動電源制御88818のケーブル接続が
ケーブル接続検出回路26によりて検出されており、第
2自動電源制御装21Bのケーブル接続が検出されてい
るときには、ケーブル接続検出回路26の検出出力でゲ
ート回j828が閉じられる。
ケーブル接続検出回路26によりて検出されており、第
2自動電源制御装21Bのケーブル接続が検出されてい
るときには、ケーブル接続検出回路26の検出出力でゲ
ート回j828が閉じられる。
このゲート回路28は芋蔓接続の先頭側とオア回124
との間に挿入されており、したがって、i枝先頭側から
送出された電源制御の指示は、第2自動電源制御装置f
18が接続されているときに、その処理制御部10−1
. 10−2・9・10−に・・・または10−N内で
のへ 無効化さ瓢箪2自動電源制御装置18の電源制御
指示だけが有効となる。
との間に挿入されており、したがって、i枝先頭側から
送出された電源制御の指示は、第2自動電源制御装置f
18が接続されているときに、その処理制御部10−1
. 10−2・9・10−に・・・または10−N内で
のへ 無効化さ瓢箪2自動電源制御装置18の電源制御
指示だけが有効となる。
本実施例においては第2図のように、第2の自動電源制
御装fli18が処理制御部10−にのみに接続されて
いるので、処理制御部10−にの内部電源22が第2自
動電源制ra装厘18の指示に従って単独で個別制御さ
札 他の処理制御部10−1、 10−2・・・】0−
Nに設けられた内部電源22は共通部12から送出され
た指示に従って共通制御される。
御装fli18が処理制御部10−にのみに接続されて
いるので、処理制御部10−にの内部電源22が第2自
動電源制ra装厘18の指示に従って単独で個別制御さ
札 他の処理制御部10−1、 10−2・・・】0−
Nに設けられた内部電源22は共通部12から送出され
た指示に従って共通制御される。
なお、電源22の共通制御指示は共通部12の遅延制御
回N51aから送出されており、この遅延制御回路31
gは電源制御回路31に設けられている。
回N51aから送出されており、この遅延制御回路31
gは電源制御回路31に設けられている。
以上のように、第5図の処理装置52−1. 52−2
・争・52−Nが1台の処理部fl14にまとめられて
分配制御装置54が省かれたので、機器設置スペースを
大幅に削減することが可能となる。
・争・52−Nが1台の処理部fl14にまとめられて
分配制御装置54が省かれたので、機器設置スペースを
大幅に削減することが可能となる。
また、処理制御部10−1.10−2・・拳l0−Nの
電源制御が第1自動電源制御装置16の指示に従って共
通に行わ札 第2の自動電源制御装置18が接続された
処理制御部10−Nの電源制御が個別に行われるので、
各支店の業務に合わせて柔軟にそれらの電源制御を行な
うことが可能となる。
電源制御が第1自動電源制御装置16の指示に従って共
通に行わ札 第2の自動電源制御装置18が接続された
処理制御部10−Nの電源制御が個別に行われるので、
各支店の業務に合わせて柔軟にそれらの電源制御を行な
うことが可能となる。
しかも、第2の自動電源制御装w18を接続するのみで
接続相手の処理制御部10−にだけを個別に制御できる
ので、電源制御の運用を大幅に容易化することが可能と
なる。
接続相手の処理制御部10−にだけを個別に制御できる
ので、電源制御の運用を大幅に容易化することが可能と
なる。
[発明の効果]
以上説明したように本発明によれば、電源制御の対象と
なる機器が1台の8filにまとめらへ その共通部へ
指示を与えることで装置内の全電源を共通制御でき、任
意のものと第2の自動電源装置を接続することによりそ
の電源を個別制御できるので、機器の設置スペースを削
減することが可能となり、さらに、業務に合わせて柔軟
に各電源を制でき、そして、電源制御の運用も大幅に容
易化できる。
なる機器が1台の8filにまとめらへ その共通部へ
指示を与えることで装置内の全電源を共通制御でき、任
意のものと第2の自動電源装置を接続することによりそ
の電源を個別制御できるので、機器の設置スペースを削
減することが可能となり、さらに、業務に合わせて柔軟
に各電源を制でき、そして、電源制御の運用も大幅に容
易化できる。
第1図は実施例における電源制御部の構成説明第2図は
実施例の全体構成説明臥 第3rgJは実施例における共通部の構成説明1第4図
は実施例における処理制御部の構成説明図、 第5図は従来方式を説明するブロック1である。 10−010−2・・・12−K・・・10−N @−
−処理制御部(処理部) 12・・・共通部 14・・・処理装置 16・・・第1の自動電源制御装置 18・・・第2の自動電源制御装置 20・・・遅延制御回路 22@・・電源 24・・・オア回路 26・Φ・ケーブル接続検出回路 28・・・ゲート回路 31・・・電源制御回路 31a・・・遅延制御回路 32・・・電源 33・・・デイスプレィ 34・・・キーボード 36・・ゆ処理回路 41・・・インタフェース部 42・・・演算部 44拳・・端末制御部 45・・・回線制御部 46・・−電源制御部 第1図 第2図 接6彰(側( 実遍ψ唯こおける処理化膚部Iオ陶戊2[1第4図
実施例の全体構成説明臥 第3rgJは実施例における共通部の構成説明1第4図
は実施例における処理制御部の構成説明図、 第5図は従来方式を説明するブロック1である。 10−010−2・・・12−K・・・10−N @−
−処理制御部(処理部) 12・・・共通部 14・・・処理装置 16・・・第1の自動電源制御装置 18・・・第2の自動電源制御装置 20・・・遅延制御回路 22@・・電源 24・・・オア回路 26・Φ・ケーブル接続検出回路 28・・・ゲート回路 31・・・電源制御回路 31a・・・遅延制御回路 32・・・電源 33・・・デイスプレィ 34・・・キーボード 36・・ゆ処理回路 41・・・インタフェース部 42・・・演算部 44拳・・端末制御部 45・・・回線制御部 46・・−電源制御部 第1図 第2図 接6彰(側( 実遍ψ唯こおける処理化膚部Iオ陶戊2[1第4図
Claims (1)
- (1). 直列接続された複数の処理部(10−1、10−2・・
・10−N)と与えられた電源制御の共通指示を接続先
頭の処理部(10−1)へ送出する共通部(12)とが
設けられた処理装置(14)と、 各処理部(10−1、10−2・・・10−N)に対す
る電源制御の共通指示を共通部(12)へ送出する第1
の自動電源制御装置(16)と、接続された処理部(1
0−1、10−2・・・10−N)へ電源制御の個別指
示を送出する第2の自動電源制御装置(18)と、 を有し、 各処理部(10−1、10−2・・・10−N)は、 接続先頭の側から電源制御の共通指示を受け取って接続
後尾の側へ送り出す手段(20)と、接続先頭の側から
受け取った電源制御の共通指示と第2自動電源制御装置
(18)から送出された電源制御の個別指示とを内部電
源(22)に与える手段(24)と、 第2の自動電源制御装置(18)が接続されているか否
かを判断する手段(26)と、 接続先頭の側から受け取った電源制御の共通指示を第2
自動電源制御装置(18)の接続が確認されたときに自
処理部(10−1、10−2・・・または10−N)内
で無効化する手段(28)と、 を含む、 ことを特徴とする多電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315203A JPH04184608A (ja) | 1990-11-20 | 1990-11-20 | 多電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315203A JPH04184608A (ja) | 1990-11-20 | 1990-11-20 | 多電源制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04184608A true JPH04184608A (ja) | 1992-07-01 |
Family
ID=18062647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315203A Pending JPH04184608A (ja) | 1990-11-20 | 1990-11-20 | 多電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04184608A (ja) |
-
1990
- 1990-11-20 JP JP2315203A patent/JPH04184608A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458104A2 (en) | Power controller for multiprocessor computing system having shared input/output devices | |
| WO1998032071A3 (en) | Processor with reconfigurable arithmetic data path | |
| US5058004A (en) | Computer gate control circuitry and apparatus to enable a single computer to simultaneously and selectively control a multiplicity of hard disk drives | |
| CA2246252A1 (en) | Apparatus and method for system control | |
| US5778244A (en) | Digital signal processing unit using digital signal processor array with recirculation | |
| JPH04184608A (ja) | 多電源制御方式 | |
| JPH0566862A (ja) | 電源投入方法 | |
| JPH06110586A (ja) | 電源制御方式 | |
| JPH06242858A (ja) | 共有i/o装置の電源制御装置 | |
| JPH0484351A (ja) | アドレス設定方法 | |
| US20060085555A1 (en) | Positional addressing for a computer cluster | |
| JPH06290128A (ja) | 制御装置の通信切換システム | |
| US20060047943A1 (en) | Computer cluster control network | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートi/o機器の制御装置 | |
| JPS6047664B2 (ja) | 情報処理装置 | |
| JPS63146114A (ja) | 突入電流制御方式 | |
| JPH02144749A (ja) | データ処理装置 | |
| JPS60229157A (ja) | 制御線接続方式 | |
| JPS62197855A (ja) | マイクロコンピユ−タ | |
| JPS61220055A (ja) | 入出力制御装置 | |
| JPS57136239A (en) | Device address switching system | |
| JPS62225133A (ja) | 制御装置の電源供給方式 | |
| JPH07141288A (ja) | Dma転送方式 | |
| JPH05233517A (ja) | 中央制御補助プロセッサ装置 | |
| JPS61122445A (ja) | 空気調和システム装置 |