JPH0418643A - トレース装置起動方式 - Google Patents

トレース装置起動方式

Info

Publication number
JPH0418643A
JPH0418643A JP2121081A JP12108190A JPH0418643A JP H0418643 A JPH0418643 A JP H0418643A JP 2121081 A JP2121081 A JP 2121081A JP 12108190 A JP12108190 A JP 12108190A JP H0418643 A JPH0418643 A JP H0418643A
Authority
JP
Japan
Prior art keywords
trace
tracing
standby state
start signal
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2121081A
Other languages
English (en)
Other versions
JPH0820974B2 (ja
Inventor
Takaharu Ishikawa
隆治 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2121081A priority Critical patent/JPH0820974B2/ja
Publication of JPH0418643A publication Critical patent/JPH0418643A/ja
Publication of JPH0820974B2 publication Critical patent/JPH0820974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プログラムの流れをトレースする装置に係り、複数のト
レース装置のトレース動作開始時刻を統−することがで
きるようにすることを目的とし、複数のプロセッサにそ
れぞれ接続した各トレース装置において同時トレースを
行って各プロセッサにおけるプログラムの実行をトレー
スするシステムにおいて、トレースコマンドに応してト
レース装置をトレース動作の待機状態に保持する待機保
持手段と、待機状態でスタートコマンドを受けたときま
たは待機状態で他のトレース装置から起動信号を受けた
とき、待機状態のトレース装置をトレース開始させる起
動手段と、待機状態でスタートコマンドを受けたときま
たは他のトレース装置から起動信号を受けたとき、起動
信号を発生して他のトレース装置に送出する起動信号伝
達手段とを各トレース装置に設け、いずれかのトレース
装置に対してスタートコマンドを与えることによって待
機状態にある各トレース装置において同時にトレースを
開始するように構成する。
〔産業上の利用分野〕
本発明は、プログラムの流れをトレースするプログラム
トレース装置に係り、特に複数トレース装置を同時起動
して、タイマの開始時刻を統一することによって、プロ
セッサ間の処理の流れを時間的にトレースすることを可
能にしたトレース装置起動方式に関するものである。
プログラムトレース装置は、プロセッサのバスニ接続し
て、プロセッサへのプログラムの流れをトレースするこ
とによって、命令および命令アドレス、命令の実行時間
を同時にトレースして、プログラムの流れおよび時間関
係を解析するために用いられるものである。
このようなトレース装置を複数台用い、複数プログラム
の実行を同時トレースして、各プロセッサ間における処
理の流れを時系列的に解析する場合には、各トレース装
置におけるトレース動作を制御するそれぞれのタイマの
計時開始時刻が統一されていることが求められる。
〔従来の技術〕
従来のトレース装置においては、プロセッサのプログラ
ムの実行をトレースするためのタイマの計時開始は、各
トレース装置ごとに行われるようになっており、複数台
のトレース装置を使用した場合でも、各トレース装置の
タイマの計時時間に関連を持たせて、同時にトレースす
ることはできなかった。
〔発明が解決しようとする課題〕
従来のトレース装置においては、これを複数台使用して
、複数プロセッサのプログラムの実行を同時トレースす
ることによって、各プロセッサ間の処理の流れを時系列
的に解析しようとしても、各トレース装置のタイマの計
時開始時刻が統一されていないため、このような解析を
行うことができないという問題があった。
本発明はこのような従来技術の課題を解決しようとする
ものであって、複数台のトレース装置によって複数プロ
セッサ間の処理の流れを時系列的に解析する場合に、各
トレース装置のトレース動作制御用タイマの計時開始時
刻を統一することができる、トレース装置起動方式を提
供することを目的としている。
〔課題を解決するための手段〕
本発明は第1図にその原理的構成を示すように複数のプ
ロセッサにそれぞれトレース装置を接続し、各トレース
装置において同時トレースを行って各プロセッサにおけ
るプログラムの実行をトレースするシステムにおける各
トレース装置において、待機保持手段1を設けて、トレ
ースコマンドに応じてトレース装置をトレース動作の待
機状態に保持し、起動手段2を設けて、待機状態でスタ
ートコマンドを受けたときまたは待機状態で他のトレー
ス装置から起動信号を受けたとき、この待機状態のトレ
ース装置をトレース開始させ、起動信号伝達手段3を設
けて、待機状態でスタートコマンドを受けたときまたは
他のトレース装置から起動信号を受けたとき、起動信号
を発生して他のトレース装置に送出するようにして、い
ずれかのトレース装置に対してスタートコマンドを与え
ることによって待機状態にある各トレース装置において
同時にトレースを開始するようにする。
この場合、起動信号伝達手段3が、共通に接続されたバ
スを介して他のトレース装置から起動信号を受けるとと
もに、待機状態でスタートコマンドを受けたとき起動信
号を発生してこのバスに送出する。
また、起動信号伝達手段3が、待機状態でスタートコマ
ンドを受けたときおよび上位または下位のトレース装置
から起動信号を受けたとき、下位または上位のトレース
装置に起動信号を送出する。
〔作用〕
各トレース装置においては、外部から与えられるトレー
スコマンドに応じてトレース装置ヲ)レース動作の待機
状態に保持する。そして、待機状態でスタートコマンド
を受けたときまたは待機状態で他のトレース装置から起
動信号を受けたとき、待機状態にあるトレース装置をト
レース開始させる。さらに、待機状態でスタートコマン
ドを受けたときまたは他のトレース装置から起動信号を
受けたとき、起動信号を発生して他のトレース装置に送
出する。
従って、いずれかのトレース装置に対してスタートコマ
ンドを与えることによって、待機状態にある各トレース
装置において同時にトレースを開始することができるの
で、複数台のトレース装置によって複数プロセッサ間の
処理の流れを時系列的に解析することが可能となる。
この際、共通に接続されたバスを介して他のトレース装
置から起動信号を受けるとともに、待機状態でスタート
コマンドを受けたとき起動信号を発生してバスに送出す
るので、いずれかのトレース装置が起動されたとき、待
機状態にある各トレース装置において同時にトレースを
開始することができる。
またはこの際、待機状態でスタートコマンドを受けたと
きおよび上位または下位のトレース装置から起動信号を
受けたとき、下位または上位のトレース装置に起動信号
を送出するので、いずれかのトレース装置が起動された
とき、待機状態にある各トレース装置において同時にト
レースが開始される。
〔実施例〕
第2図は、本発明の一実施例における装置の接続構成を
示したものであって、110.111.−。
11nはプロセッサ(CC)を示し、12は各プロセッ
サに対するマルチパスである。13は切替装置であって
、各プロセッサ11゜、 11、、−、11゜を切り替
えてそれぞれ、トレース装W(TRC)14゜、141
.・−114□へ接続する。15は通信制御装置(CO
MC)を示し、16は通信制御装置15のバスである。
切替装置13は、プロセッサとトレース装置間を任意に
切り替えて接続を行うことができる。この場合、同一プ
ロセッサに複数台のトレース装置を接続することも可能
である。また、通信制御装置15は、図示されないホス
トとの通信の制御、および各トレース装置とのコマンド
およびデータの送受信を行う。
トレース装置14゜、 14、、−、14、は、通信制
御装置15からのトレースコマンドの受信によって、ト
レース条件の設定を行い、トレースの待機状態になる。
ここでトレース条件としては、任意のアドレス範囲のみ
のトレース、ジャンプ命令のトレース、オペランドアク
セス情報のトレース等の条件が設定される。従来技術で
は、トレースコマンド受信ととももに、トレース条件の
設定およびトレース開始が行われたが、本発明では、ト
レースコマンド受信によって待機状態となる。
ここで、各トレース装置に内蔵されるタイマは、トレー
ス装置におけるトレース動作の進行を制御するものであ
って、任意の計時開始時刻値が設定可能であり、指定値
が設定される。
第3図は本発明の具体的構成例を示したものである。
図中、20はトレース装置を示し、21はトレース待機
状態を保持するフリップフロップ(F/F)、22.2
8はアンドゲート、23はオアゲート、24はスタート
状態を保持するフリップフロップ(F/F) 、25は
タイマ、26.27はゲート、29はバスである。また
20□は他の1・レース装置を表し、各トレース装置は
すべて同様の構成を有している。
第2図において説明したように、各トレース装置は通信
制御装置15からのトレースコマンドの受信によって、
トレース条件の設定を行って、トレースの待機状態とな
る。トレース装置2oにおいて、トレースコマンドの受
信によってF/F 21がセットして待機状態となる。
このとき、トレース条件とタイマ25における計時開始
時刻値の設定が行われる。
この状態で通信制御装置15から待機中のどれかのトレ
ース装置、例えばトレース装置20に対してトレースの
スタートコマンドを発行すると、アンドゲート22がオ
ンとなり、オアゲート23を介してF/F24がセ・ン
卜する。F/F24のセットにより、タイマ25がイネ
ーブルとなって計時を開始する。
これと同時に、アンドゲート22がオンとなったことに
よって、ゲート26がオンとなって、バス29を介して
他のトレース装置に対して“1“の出力が起動信号とし
て送出されるので、待機状態にある他のトレース装置に
おいても同様にスタート用のF/Fがセットして、タイ
マが計時を開始する。
このような動作は、各トレース装置間において相互に行
われる。トレース装置2oは待機状態において、バス2
9からゲート27を介して他のトレース装置からの起動
信号を与えられたときも、アンドゲート28がオンにな
ることによって、同様に、オアゲート23を介してF/
F 24がセットして、タイマ25が計時を開始する。
このように、第3図に示された構成例では、任意のトレ
ース装置を起動することによって、そのトレース装置か
らトレース待機中になっている他のトレース装置に対し
てトレースの起動をかけることができるので5任意の複
数のトレース装置におけるタイマの計時開始時刻を統一
することができる。
第4図は本発明の他の構成例を示したものであって、ト
レース装置の起動信号をカスケード接続する場合の構成
例を示している。
第4図においては、第3図におけると同じものを同じ番
号で示し、31,32,37.38はゲート、33.3
4はアンドゲート、3536はオアゲートである。
第4図の構成では、待機状態において、ゲート31また
は32を介して、上位トレース装置または下位トレース
装置から起動信号を与えられたとき、アンドゲート33
または34がオンとなって、オアゲート23を介してF
/F24がセットして、タイマ25が計時を開始する。
一方、トレース装置20または上位トレース装置が起動
した場合は、オアゲート35およびゲート37を介して
下位トレース装置へ起動信号が伝達され、トレース装置
20または下位トレース装置が起動した場合は、オアゲ
ート36およびゲート38を介して上位トレース装置へ
起動信号が伝達される。
このように第4図の実施例では、任意のトレース装置を
起動することによって、そのトレース装置から待機状態
になっている他のトレース装置に対してカスケードにト
レースの起動をかけることができるので、任意の複数の
トレース装置におけるタイマの計時開始時刻を統一する
ことが可能となる。
〔発明の効果〕
以上説明したように本発明によれば、複数のトレース装
置においてトレース動作を制御するそれぞれのタイマの
計時開始時刻を統一することができるので、複数のプロ
セッサに接続された複数のトレース装置のトレース情報
から、各プロセッサ間のプログラムの時間的な流れを把
握することができるようになる。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例における装置の接続構成を示す図、第3図は
本発明の具体的構成例を示す図、第4図は本発明の他の
具体的構成例を示す図である。 】は待機保持手段、2は起動手段、3は起動信号伝達手
段である。

Claims (3)

    【特許請求の範囲】
  1. (1)複数のプロセッサにそれぞれトレース装置を接続
    し、各トレース装置においてそれぞれのプロセッサにお
    けるプログラムの実行を同時トレースするシステムにお
    いて、 トレースコマンドに応じてトレース装置をトレース動作
    の待機状態に保持する待機保持手段(1)と、 待機状態でスタートコマンドを受けたとき、または待機
    状態で他のトレース装置から起動信号を受けたとき、該
    待機状態のトレース装置をトレース開始させる起動手段
    (2)と、 前記待機状態でスタートコマンドを受けたとき、または
    他のトレース装置から前記起動信号を受けたとき、起動
    信号を発生して他のトレース装置に送出する起動信号伝
    達手段(3)とを各トレース装置に設け、 いずれかのトレース装置に対してスタートコマンドを与
    えることによって待機状態にある各トレース装置におい
    て同時にトレースを開始することを特徴とするトレース
    装置起動方式。
  2. (2)前記起動信号伝達手段(3)が、共通に接続され
    たバスを介して他のトレース装置から前記起動信号を受
    けるとともに、前記待機状態でスタートコマンドを受け
    たとき起動信号を発生して該バスに送出することを特徴
    とする請求項第1項記載のトレース装置起動方式。
  3. (3)前記起動信号伝達手段(3)が、前記待機状態で
    スタートコマンドを受けたときおよび上位または下位の
    トレース装置から前記起動信号を受けたとき、下位また
    は上位のトレース装置に起動信号を送出することを特徴
    とする請求項第1項記載のトレース装置起動方式。
JP2121081A 1990-05-14 1990-05-14 トレース装置起動方式 Expired - Lifetime JPH0820974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2121081A JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121081A JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Publications (2)

Publication Number Publication Date
JPH0418643A true JPH0418643A (ja) 1992-01-22
JPH0820974B2 JPH0820974B2 (ja) 1996-03-04

Family

ID=14802391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121081A Expired - Lifetime JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Country Status (1)

Country Link
JP (1) JPH0820974B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9719148B2 (en) 2009-05-19 2017-08-01 Nippon Steel & Sumitomo Metal Corporation Furnace, refractory installing method, and refractory block

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9719148B2 (en) 2009-05-19 2017-08-01 Nippon Steel & Sumitomo Metal Corporation Furnace, refractory installing method, and refractory block

Also Published As

Publication number Publication date
JPH0820974B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
US5557762A (en) Digital signal processor evaluation chip and debug method
US6502209B1 (en) Chip with debug capability
JP2655615B2 (ja) 情報処理装置
JPH0418643A (ja) トレース装置起動方式
JPH04350737A (ja) マイクロコンピュータ
JPH11175113A (ja) プログラマブルコントローラ
JPH0241781B2 (ja)
JPH02162457A (ja) マルチプロセッサシステム
JPH01136251A (ja) 自己診断方式
JP3014059B2 (ja) プログラマブルコントローラ
JPH02311903A (ja) プログラマブルコントローラ
KR100194800B1 (ko) 접속 관리자를 이용한 다수의 칠 프로그램 교차 디버깅방법
KR920003747B1 (ko) Plc형 입출력 접점을 갖는 nc 제어방법
JP2513032B2 (ja) マイクロコンピュ―タの入力制御回路
JPH01175046A (ja) 動作履歴記憶装置
JP2563082Y2 (ja) 疑似通信制御装置
JPH10133718A (ja) コントローラの入出力シミュレート方法および装置
JPH0583937B2 (ja)
KR19980015549A (ko) 다수 프로세서간의 통신장치
JPS62151943A (ja) マイクロコンピユ−タのテスト方式
JPH0540661A (ja) シミユレータ装置
JPS62254256A (ja) 共通バス情報履歴記録方式
JPS621058A (ja) 情報処理装置
JPS61121631A (ja) デ−タ伝送システム
JPS6158020A (ja) 初期化方式