JPH04186840A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はバイポーラ型トランジスタを高集積でかつ高
速動作か図れるようにしたバイポーラ型半導体集積回路
装置の製造方法に関するものである。

（従来の技術） 従来のダブルポリシリコン構造を用いたハイボーラトラ
ンンスタの製造方法について第２図を用いて説明する。

第２図はその工程断面図であり、まず、第２図（Ａ）に
示すように、Ｐ−型半導体基板２０１にＮ゛型埋込み層
２０２を形成し、その後、Ｎ−型エピタキソヤル層２０
３を形成したのち、バット酸化膜２０４を形成し、その
上面に。

リコン窒化膜２０５を形成する。

次に、公知の写真食刻を用いてレジストパターン（図示
せず）を形成し、それをマスクとして第２図（Ｂ）に示
すように、ノリコン窒化Ｈ２Ｏ３およびバット酸化膜２
０４のエツチングを行う。さらに、残存バット酸化膜２
０４とシリコン窒化膜２０５をマスクとして、Ｎ−型エ
ピタキンヤル層２０３を選択エツチングして、後の素子
分離酸化膜を形成すべき位置に溝２０６を形成する。

この溝形成により、第２図（ｃ）に示すように、Ｎ−Ｗ
エピタキシャル層２０３には、図示の第］の島領域２０
３ａと図示されない第２の島領域か形成される。

次に、この第２図（ｃ）に示すように、熱酸化を行い、
溝２０６にソリコン酸化膜層からなる厚い素子分離酸化
膜２０７を形成する。

次に、耐酸化性マスクであるシリコン窒化膜２０５を取
り除いたのち、図示しないレジス）・マスクを形成して
、図示しない第２の島領域にのみ燐をイオン注入し、そ
の後レジストマスクを除去後、非酸化性雰囲気中て熱処
理を行うことにより、前記第２の島領域をコレクタ抵抗
低減用Ｎ゛型領域とする。

次に、パッド酸化膜２０４を除去後、全面に第２図（Ｄ
）に示すように、第１多結晶ノリコン膜２０８を形成す
る。さらに、熱酸化を行って、第１多結晶シリコン膜２
０８の表面に多結晶シリコン酸化膜２０９を形成する。

続いて、第１多結晶シリコン膜２０８中に硼素のイオン
注入を行う。そののち、ホトリソグラフィ技術を用いて
、レジストパターン２１０を多結晶シリコン酸化膜２０
９上に形成する。

次に、このレジストパターン２１０をマスクに第２図（
Ｅ）に示すように、異方性エツチングにより、多結晶シ
リコン酸化膜２０９のエツチングを行い、続いて第１多
結晶ノリコン膜２０８のエツチングを行うことにより、
これらに第１の島領域２０３ａ上で活性ベースおよびエ
ミッタ形成用の開口部２＋１を形成する。その後、第２
図（Ｅ）のように、レジストパターン２１０を除去する
。

次に、前記開口部２１１の形成で露出した第１の島領域
２０３ａの表面を薄く酸化したのち、第２図ＣＦ）に示
すように、全面にＣＶＤ酸化膜２］２を形成する。この
時、第１多結晶ンリコン膜２０８か接する第１の島領域
２０３ａの側端部分には、前記第１多結晶ソリコン膜２
０８からの硼素の拡散で高濃度の不活性ペース領域２１
３か形成される。

次に、異方性エツチングによりＣＶＤ酸化膜２１２のエ
ツチングを行うことにより、第２図（Ｇ）に示すように
、前記開口部２１１部分の第１多結晶シリコン膜２０８
の側面および多結晶シリコン酸化膜２０９の側面に、Ｃ
ＶＤ酸化膜２１２のサイトウォール２１２ａを形成する
。

その後、このサイトウォール２１２ａて狭められた前記
開口部２１１を通して、第１の島領域２０３ａに硼素を
イオン注入し、非酸化性雰囲気中で熱処理を行うことに
より、同図のように活性へ一ス領域２１４を第１の島領
域２０３ａ内に形成する。

次に、全面に第２図（Ｈ）に示すように、第２多結晶シ
リコン膜２１５を形成したのち、この第２多結晶シリコ
ン膜２１５に砒素をイオン注入し、続いて公知のホトリ
ソグラフィ・エツチングにより、第２多結晶シリコン膜
２１５のパターニングを行うことにより、この第２多結
晶シリコン膜２１５を第２図（Ｈ）に示すように、前記
開口部２］］部分およびその周辺部分にエミッタ電極と
して残し、かつ図示しないかコレクタ抵抗低減側Ｎ＋型
領域上にコレクタ電極として残す。

その後、残存第２多結晶シリコン膜２１５の表面を薄く
酸化した後、非酸化性雰囲気中て熱処理をすることによ
り、第２多結晶シリコン膜２１５から砒素を活性ベース
２１４内に拡散させ、この活性ベース２】４内にエミッ
タ電極２１６を形成する。以上で素子か完成する。

（発明か解決しようとする課題） しかしなから、上記のような従来のノλイボーラトラン
シスタの製造方法では、あらかしめ形成された素子分離
領域の内側の第１の島領域２０３ａて、第２図（Ｄ）、
第２図（Ｅ）に示すように写真食刻によって多結晶ノリ
コノ酸化膜２０９および第１多結晶ンリコン膜２０８を
選択エツチングしす１＋れはならないため、第１の島領
域２０３ａにマスク余裕を確保する必要かあり、その分
筆１の島領域２０３ａか大きくなるため、トランジスタ
専有面積の縮小に限界を与え、特にベース・コレクタ間
ノ接合容量ＣＴＣの低減は困難であると云う問題点かあ
った。

この発明は、前記従来技術か持っている問題点のうち、
マスク合せ余裕の確保からトランジスタ専有面積の縮小
に限界かあるという問題点について解決した半導体集積
回路装置の製造方法を提供するものである。

この発明は前記問題点を解決するために、半導体集積回
路装置の製造方法において、第１の耐酸化性膜、高濃度
の不純物をドープした第１の多結晶半導体層と第１の耐
酸化性膜の３層膜を形成した半導体基体の素子分離領域
で囲まれた島領域上の多結晶半導体層で覆われていない
部分の第１の耐酸化性膜を除去して島領域の一部を露出
させる工程と、この露出した島領域の部分に接して第２
の多結晶半導体層を延在させて第１の多結晶半導体層を
除去し、第２の多結晶半導体層から不純物を島領域の一
部に拡散させて不活性ベース領域を形成する工程と、島
領域上の第１の耐酸化性膜を除去した開口部に活性ベー
ス領域を形成する工程と、第２多結晶半導体層にサイト
ウォールの形成後第３多結晶半導体層を形成してこの第
３多結晶半導体層内の不純物を活性ベース領域内に拡散
してエミッタ領域を形成する工程とを導入したものであ
る。

（作　用） この発明によれは、半導体集積回路装置の製造方法にお
いて、以上のような工程を導入したので、素子分離酸化
膜形成後節】多結晶半導体層の側面より酸化させて、素
子分離酸化膜より速く酸化させて側面を後退させ、その
酸化速度の差により、不活性ベースのコンタクト寸法を
決めるとともに、第１多結晶半導体層で覆われていない
部分の第１耐酸化性膜を第１多結晶半導体層をマスクに
して除去し、島領域上の一部を露出させた後、この露出
した部分に接して島領域から延在するように高濃度不純
物をドープした第２多結晶半導体層を形成し、この第２
多結晶半導体層から不純物を島領域の露出した部分に拡
散させて不活性ベース領域を形成する。

その後、島領域上の第１耐酸化性膜を除去して開口させ
、活性ベース領域を不活性ベース領域まで延在するよう
に形成し、次いて第２多結晶半導体層にサイトウォール
を形成して開口部分を狭くして、第３多結晶半導体層を
形成し、この第３多結晶半導体層の不純物を活性ベース
領域内に拡散させて、エミッタ領域を形成することによ
り、不活性ベース領域、活性ベース領域、エミッタ領−
域をすへて自己整合的に形成されることになり、したか
って、前記問題点か除去できる。

（実施例） 以下この発明の半導体集積回路装置の製造方法の一実施
例を第１図（Ａ）〜第１図（Ｋ　）を参照して説明する
。

先ず、第１図（Ａ）に示すように、Ｐ−型半導体基板１
０１にＮ“型埋込み拡散層１０２を形成したのち、Ｎ−
型エピタキシャル層１０３を形成し、このＮ”型エピタ
キシャル層１０３表面に熱酸化を行い、２００〜５００
人厚のバットへ属化膜１０４を形成する。

次に、このバット酸化膜１０４上に約２０００八属の第
１シリコン窒化膜１０５を形成した後、高濃度の燐又は
硼素をドープした第１多結晶シリコン膜＋０６を約３０
００へ属に形成し、さらに、第２ノリコン窒化膜］０７
を約２０００八属に連続して形成する。

次に公知の写真食刻を用いて、第２ンリコン窒化膜＋０
７上に図示しないレジストパターンを形成し、それをマ
スクとして第２シリコン窒化膜１０７、第１多結晶シリ
コン膜＋０６、第１ノリコン窒化膜］０５およびバット
酸化膜１０４を連続して第１図（ｂｌに示すようにエツ
チングしたのち、残存第２ンリコン窒化膜１０７、第１
シリコン窒化膜１０５およびバット酸化膜１０４をマス
クとして、Ｎ−型エピタキシャル層１０３を選択エツチ
ングして、後の素子分離酸化膜を形成すべき位置に溝１
０８を形成する。

この時、溝＋０８は一部パッド酸化膜１０４の下にアン
ダーエッチされ、同時に第１多結晶シリコン膜１０６も
サイトエッチされ、側面か後退することになる。すなわ
ち、溝１０８の側面上端部と第１多結晶シリコン膜１０
６の側面部の位置か同等となる。また、この溝１０Ｂの
形成により、Ｎ−型エピタキシャル層ＪＯ３には、図示
の第１の島領域］０３ａと第２の島領域１０３ｂか形成
される。

その後、第２シリコン窒化膜１０７、第１ノリコン窒化
膜１０５をマスクとして、このような半導体基体を熱酸
化して、溝１０８部分にノリコン酸化膜層からなる厚い
素子分離酸化膜１０９を第１図（、Ｃ）に示すように形
成する。

この時、同時に、第１多結晶ノリコン膜１０６も側面か
ら酸化され、第２多結晶シリコン酸化膜１１０か形成さ
れ、第１多結晶シリコン膜１０６の側面か後退する。こ
の第２多結晶シリコン膜１１０は高濃度に不純物かドー
ピングされているため、Ｎ〜型エピタキシャル層＋０３
よりも酸化速度か速い。

この熱酸化によって、第１．第２の島領域］０３ａ、１
０３ｂの側面上端部よりも内側に第１多結晶シリコン膜
１０６の側面がくることになる。

次に、第１図（Ｄ）に示すように、燐酸のようなソリコ
ン窒化膜を選択的に溶解する溶液に浸すことにより、第
２シリコン窒化膜１０７を取り除いたのち、フッ酸系溶
液を用いて、第２多結晶シリコン酸化膜１１０を取り除
く。

続いて、第２の島領域＋０３ｂ上の第１多結晶シリコン
膜１０６と第１シリコン窒化膜＋０５を写真食刻を用い
て取り除いた後、引きつつきレジストをマスクにして燐
を１０”ｃｍ−’程度、第２の島領域１０３ｂにイオン
注入する。

その後、レジストを除去して非酸化性雰囲気中て熱処理
を行うことにより、第２の島領域１０３ｂをＮ゛型埋込
み拡散層１０２に達するフレフタ抵抗低減用拡散領域と
する。

次に第１図（Ｅ）に示すように、第１の島領域１０３ａ
上の第１多結晶シリコン膜１０６をマスクにしてＲＩＥ
法を用いて異方性エツチングを行って、前記第１多結晶
シリコン膜１０６に覆われていない領域の第１ノリコン
窒化膜１０５を除去する。

次に、第１図（Ｆ）に示すように、写真食刻により第１
の島領域１０３ａ上の前記第１多結晶シリコン膜１０６
および第１シリコン窒化膜１０５て覆われていないバッ
ト酸化膜１０４を除去し、同図の第１の島領域１０３ａ
の表面の一部を露出させる。

この露出量は、先に述へた素子分離酸化膜］０９の形成
で行った熱酸化によるＮ−型エピタキシャル層１０３と
高濃度の不純物をドーピングされた第１多結晶ノリコン
膜１０６の酸化速度の差によって決定される。

また、公知のように第１多結晶シリコン膜１０６は、不
純物をドーピングされる濃度によって酸化速度か変化す
る。すなわち、第１多結晶ンリコン膜１０６の不純物濃
度コントロールをすることによって、前記第１の島領域
］０３ａの露出量は決定される。この露出量が後に形成
される不活性ベースの大きさとなる。

次に、同じく第１図（Ｆ）に示すように、全面に３００
０〜５０００人厚の第３多結晶へ属コン膜１１１を形成
する。続いて、ホトリソグラフィ技術を用いて、第１の
島領域］０３ａ上の凸部（バット酸化膜１０４、第１ノ
リコン窒化膜１０５、第１多結晶シリコン膜１０６、第
３多結晶シＩＪ　コン膜ＩＩＩの積層膜からなる）を取
り囲むように、図示しないか平坦化用のレジストパター
ンを形成する。

続いて、再度レノストを比重し、レジスト表面を平坦化
した後、しシストと多結晶ノリコンのエッチンク速度か
等しくなる条件でレジストおよび第３多結晶シリコン膜
１１１、第１多結晶シリコン膜１０６を第１シリコン窒
化膜１０５の表面か露出するまでエツチングする。

その後、残存レジストを除去する。この工程により、第
１図（Ｇ）に示すように、第１多結晶シリコン膜１０６
はすへて除去され、かつ第３多結晶シリコン膜１１１は
第１の島領域１０３ａの側端部表面に接して第１シリコ
ン窒化膜１０５を除く表面上に、前記第１の島領域１０
３ａから延在するように残る。

次に、第３多結晶ンリコン膜１１１表面を薄く酸化した
後、全面に硼素を１〜５　ｘ　ｌ　Ｏ’５ａｎ　−’程
度イオン注入し、その後、写真食刻により、同しく第１
図（、Ｇ）に示すように、ベース引出し電極領域確保の
ため、不必要な第３多結晶シリコン膜１１１を取り除く
。

次に、９００℃〜９５０°Ｃて熱処理を行うことにより
、第３多結晶ンリコン膜１１１がらの硼素の拡散で第１
の島領域＋０３ａの側端部内に第１図（Ｈ）に示すよう
に、不活性ベース領域】】４を形成し、同時に第３多結
晶シリコン膜１１１の表面を酸化して約２０００へ属の
多結晶シリコン酸化膜１１２を形成する。この時、第２
の島領域１０３ｂ表面も酸化され、コレクタ酸化膜１１
３か形成される。

この後、リン酸のようなシリコン窒化膜を選択的に溶解
する溶液に浸すことにより、第１ンリコン窒化膜１０５
を取り除き、開口部を形成し、さらに、パッド酸化膜１
０４を除去して、第１の島領域１０３ａ表面を露出させ
る。

続いて、第１図（Ｈ）に示すように、熱酸化を行い、開
口部部分に約１００〜２０ＯＡ厚の内壁酸化膜１１５を
形成したのち、硼素を１〜５×１０”ａｎ−２程度、第
１の島領域１０３ａにイオン注入し、約９００″Ｃ程度
の非酸化性雰囲気中て熱処理を行うことにより、活性ベ
ース１１６を前記不活性ベース領域１１４に延在するよ
うに、前記第１の島領域１０３ａ内に形成する。

その後、同しく、第１図（Ｈ）に示すように、全面に第
３ノリコン窒化Ｍ３１７（シリコン窒化膜の代わりにＣ
ＶＤ酸化膜やスパッタ法により酸化膜を形成してもよい
）を約２０００〜３０００入庫に形成する。

次に、ＲＴＥ法を用いて第３シリコン窒化膜１１７のエ
ッチバックを行うことにより、第１図（１）に示すよう
に、開口部部分の第３多結晶シリコン膜１１１側面およ
び多結晶シリコン酸化膜１１２の側面に残存第３シリコ
ン窒化膜１１７のサイトウォール窒化膜１】８を形成す
る。

次に、写真食刻により、第１図（Ｊ）に示すように、第
２の島領域１０３ｂ上のコレクタ酸化膜１１３を除去し
たのち、サイトウォール窒化膜１１８で狭められた前記
開口部部分の内壁酸化膜１１５を除去する。

その後、同しく第１図（Ｊ）に示すように、全面に第４
多結晶シリコン膜１１９を形成する。そして、この第４
多結晶ソリコン膜】１９の表面を図示しないが薄く酸化
した後、この第４多結晶シリコン膜１１９に砒素を１０
”ａｎ−’程度イオン注入する。

その後、写真食刻により、第４多結晶ンリコン膜１１９
をエツチングして、第１図（Ｋ）に示すように、開口部
とその周辺領域にエミッタ電極として、また第２の島領
域１０３ｂのコレクタ抵抗低減用拡散領域上にコレクタ
電極として第４多結晶シリコン膜１１９を残した後、非
酸化性雰囲気中て熱処理を行うことにより、第４多結晶
シリコン膜＋１９から砒素を拡散することにより、前記
活性ベース領域１１６内にエミッタ領域１２０を形成す
る。以上で本発明方法による素子か完成する。

（発明の効果） 以上詳細に説明したように、この発明によれば、素子分
離領域で囲まれた半導体基体の島領域上の第１の多結晶
半導体層で覆われていない部分の第１の耐酸化性膜を除
去して、この島領域の一部を露出させ、この露出した島
領域部分に接して第２の多結晶半導体層を延在させて、
第１の多結晶半導体層を除去し、第２の多結晶半導体層
から不純物を島領域の一部に拡散して不活性ベースを形
成するとともに、島領域上の第１の耐酸化性膜を除去し
た開口部に活性ベース領域を形成し、第２多結晶半導体
層にサイトウォールの形成後、第３多結晶層を形成して
、第３多結晶層内の不純物を活性ベース領域内に拡散し
てエミッタ領域を形成するようにしたので、素子分離領
域形成時の１回の写真食刻工程を行った後、不活性ベー
ス領域、活性ペース領域、エミッタ領域の全てを自己整
合により形成することかできる。

また、素子分離領域の酸化膜を形成するときに不純物濃
度によって酸化速度か変化する特性を利用することて、
不活性ベースコンタク）・幅か決定でき、かつ不純物濃
度によって不活性ベースコンタクト幅かコントロールで
きる。

したかって、工程上マスク合せの余裕を一切考慮する必
要かなくなり、島領域を狭くてき、この領域に形成され
るバイポーラ型トランノスタにおいては同一の設計基準
としたとき、トランジスタ専有面積の縮小か可能となり
、特にベース・コレクタ間の接合容ｆｒ　Ｃ、ｃか大幅
に低減されるので、低消費電力で高速動作性に優れたバ
イポーラ型半導体集積回路を得ることができる。

【図面の簡単な説明】

第１図（Ａ）ないし第１図（に）はこの発明の半導体集
積回路装置の製造方法の一実施例の工程断面図、第２図
（Ａ）ないし第２図（Ｈ）は従来のバイポーラトランジ
スタの製造方法の工程断面図である。 】０１・・・Ｐ−型半導体基板、１０２・・・Ｎ“型埋
込拡散層、１０３・・・Ｎ−型エピタキシャル層、１０
３　ａ・・・第１の島領域、１０３ｂ・第２の島領域、
１０４・・・パッド酸化膜、１０５・・・第１シリコン
窒化膜、１０６・・・第１多結晶シリコン膜、＋０７・
・・第２シリコン窒化膜、１０８・・・溝、１０９・・
素子分離酸化膜、１１０・・・第２多結晶ンリコン膜、
１１３・・・第３多結晶シリコン膜、１１４・・・不活
性ペース領域、１１５・・・内壁酸化膜、１１６・・・
活性ベース領域、１１７・・第３シリコン窒化膜、１１
８・サイトウォール窒化膜、＋１９　　第４多結晶ノリ
コン膜、１２０　・エミッタ領域。 特許出願人　　沖電気工業株式会社−

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基体の表面上に、第１の耐酸化性膜、高濃
   度不純物ドープの第１の多結晶半導体、および第２の耐
   酸化性膜を順次積層した３層膜をパターニングし、所定
   の領域上のみ残す行程と、（ｂ）前記残存した３層膜で
   覆われていない前記半導体基体の表面部に、前記第１の
   耐酸化性膜の下に、アンダーカットを有する溝を形成す
   るとともに、前記第１の多結晶半導体層をサイドエッチ
   ングして第１の多結晶半導体層側面を後退させる工程と
   、 （ｃ）前記残存耐酸化性膜をマスクとして、前記溝部に
   素子分離酸化膜を形成すると同時に、前記第１の多結晶
   半導体層を酸化し、第１の多結晶半導体層の側面を不純
   物濃度差による半導体層の酸化速度差により、前記溝形
   成でできた島領域の端部よりも内側に後退させる工程と
   、 （ｄ）前記第２の耐酸化性膜と、前記第１の多結晶半導
   体層側面の酸化膜を除去し、かつ前記第１の多結晶半導
   体層で覆われていない部分の前記第１の耐酸化性膜を除
   去し、前記島領域表面の一部を露出させる工程と、 （ｅ）第２の多結晶半導体層を、前記島領域の露出した
   部分に接してこの島領域から延在するように形成すると
   ともに、島領域上の前記第１の多結晶半導体層を除去す
   る工程と、 （ｆ）前記第２の多結晶半導体層からの不純物拡散によ
   り、第１導電型の前記島領域の一部に第２導電型の不活
   性ベース領域を形成するとともに、第２の多結晶半導体
   層表面に第１の絶縁膜を形成する工程と、 （ｇ）前記島領域上の前記第１の耐酸化性膜を除去して
   開口部を形成した後、この開口部で露出した前記島領域
   に、第２導電型の活性ベース領域を前記不活性ベース領
   域に延在するように形成する工程と、 （ｈ）前記開口部で露出した前記第２の多結晶半導体側
   面、およびその上の前記第１の絶縁膜の側面に、第２の
   絶縁膜によるサイトウォールを形成する工程と、 （ｉ）前記サイトウォールで狭められた前記開口部に、
   第１導電型不純物をドープした第３の多結晶半導体層を
   形成し、この第３の多結晶半導体層からの不純物拡散に
   より、前記活性ベース領域内に第１導電型のエミッタ領
   域を形成する工程と、 よりなる半導体集積回路装置の製造方法。