JPH04188246A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はストアスル一方式のキヤ・ソシュメモリを有す
る中央処理装置に関するものである。

（従来の技術） 従来、中央処理装置でストアスル一方式のキャッシュメ
モリを有するものがある。このような中央処理装置を有
するシステムでは、中央処理装置は他のＩ／Ｏ機器およ
びメインメモリとともにシステムバスに接続され、メイ
ンメモリ上の特定のデータがキャッシュメモリにエント
リとしてストアされる。

かかるシステムでは、メインメモリ上のデータが書き替
えられることがあるので、このような場合、この書き替
えられるべきデータのライトアドレスに対応するキャッ
シュメモリ上のエントリを無効化することが行われる。

すなわち、中央処理装置かシステムバス上の他のＩ／Ｏ
機器によるライトコマンドを検出すると、そのライトア
ドレスに対応するキャッシュメモリのエントリを無効化
する。すなわち、キャッシュメモリは、ストアされるデ
ータに対して通常時はｒＬＪとなっている無効化フラグ
が与えられ、無効化する場合、前述したライトアドレス
に対応するキャッシュメモリ上のデータの無効化フラグ
を、例えば「Ｈ」として無効化を行う。

ところで、このようなエントリを無効化する機能を確認
する場合、システムバスに他のＩ／Ｏ機器を接続し、そ
のＩ／Ｏ機器からライトコマンドを出力する必要がある
。

（発明が解決しようとする課題） このように、従来のシステムでは、キャッシュメモリの
エントリを無効化する機能を確認するためには、他のＩ
／Ｏ機器をシステムバスに接続しなければならないので
、他のＩ／Ｏ機器というハードウェアか必要となる。さ
らに、ライトコマンドを出力しなければならないので、
効率良く無効化機能を検証する高度なソフトウェアが必
要となる。

本発明は、このような問題に鑑みてなされたものて、そ
の目的とするところは、キャッシュメモリのエントリを
無効化する機能の検証を、他のＩ／Ｏ機器を用いること
なく行える中央処理装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 前述した目的を達成するために本発明は、他のＩ／Ｏ機
器およびメインメモリとともにシステムバスに接続され
る中央処理装置であって、キャッシュメモリと、前記シ
ステムバス上のライトコマンドを検出する検出手段と、
前記検出手段によって前記能のＩ／Ｏ機器が発するコマ
ンドライトが検出されると、前記キャッシュメモリのラ
イトアドレスに対応するエントリを無効化する手段と、
セット・リセット可能であり、セット状態において、前
記中央処理装置自身または前記能のＩ／Ｏ機器が発する
ライトコマンドを前記検出手段が検出すると、前記キャ
ッシュメモリのライトアドレスに対応するエントリを無
効化する手段とを具備することを特徴としている。

（作用） 本発明では、選択的に前記中央処理装置自身または前記
能のＩ／Ｏ機器が発するライトコマンドを前記検出手段
が検出すると、前記キャッシュメモリのライトアドレス
に対応するエントリを無効化する。

（実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。

第２図は、本発明の一実施例にかかる中央処理装置３を
含むシステムの概略構成図である。

同図に示されるように、このシステムは、システムバス
１に中央処理装置３、メインメモリ５、ディスク装置７
、端末９等が接続される。なお、中央処理装置３はキャ
ッシュメモリ１１を有している。

第１図は、中央処理装置３の構成を示す回路図である。

同図に示されるように、システムバス１は、アドレスラ
イン１３とコマンドライン１５からなる。

中央処理装置３は、メモリコマンド制御部１７、アドレ
スレジスタ１９、コマンドレジスタ２１．３状態出力バ
ツフア２３．２５、フリップフロップ２７．２９、オア
ゲート３１、デコーダ３３、ナントゲート３５、ライト
アドレスレジスタ３７、アンドゲート３９、フリップフ
ロップ４１を有する。

メモリコマンド制御部１７は、メモリコマンドとこのメ
モリコマンドに対応するアドレス情報を送出する。

アドレスレジスタ１９は、メモリコマンド制御部１７か
ら送られるアドレス情報を保持する。

コマンドレジスタ２１は、メモリコマンド制御部１７か
ら送られるメモリコマンドを保持する。

３状態出力バツフア２３．２５は、アドレスレジスタ１
９の出力信号およびコマンドレジスタ２１の出力信号を
、フリップフロップ２９の反転出力がｒＬＪのとき、ア
ドレスライン１３およびコマンドライン１５に出力する
。

フリップフロップ２７は、図示しないマイクロプログラ
ムによりセットおよびリセットされ、セット状態で出力
ＱをｒＨＪとし、リセット状態て出力ＱをｒＬＪとする
。

フリップフロップ２９は、図示しないパスシーケンサに
よって制御される。

デコーダ３３は、コマンドライン１５の信号をデコード
し、コマンドライン１５にライトコマンドか現れると、
出力信号ＷＲＴをｒＨＪにする。

ライトアドレスレジスタ３７は、アンドケート３５の出
力信号がｒＬＪのとき、アドレスライン１３のデータを
保持し、キャッシュメモリ１１に送る。

フリップフロップ４１は、アンドゲート３９の出力信号
を反転クロック信号でラッチし、信号ＲＱをキャッシュ
メモリ１１に送る。信号ＲＱかｒＨＪのとき、ライトア
ドレスレジスタ３７から送られるライトアドレスに対応
するキャッシュメモリ１１上のデータの無効化が行われ
る。

すなわち、信号ＲＱがｒＨＪのとき、ライトアドレスレ
ジスタ３７の内容に対するキャッシュメモリ１１のエン
トリの無効化フラグかｒＨＪとなり無効化か行われる。

次に、本実施例の動作を説明する。

（通常時の動作） フリップフロップ２７は、マイクロプログラムによりセ
ット・リセットが可能であるか、通常時は出力信号５Ｅ
ＬＦかｒＬＪとなるようにリセットされている。この状
態でメモリコマンド制御部１７からアドレス情報とメモ
リコマンドかそれぞれアドレスレジスタ１９、コマンド
レジスタ２１に送られ、図示しないパスシーケンサの制
御により、フリップフロップ２９の反転出力かｒＬＪと
なる。このとき、３状態バツフア２３．２つは、アドレ
ス情報およびライトコマンドを、アドレスライン１３お
よびコマンドライン１５に送る。

デコーダ３３は、ライトコマンドを読取り、出力信号Ｗ
ＲＴをｒＨＪとする。オアゲート３１の８カは、フリッ
プフロップ２９の出力信号とフリップフロップ２７の出
力信号の論理和であるので「Ｌ」であり、アンドゲート
３９の８力信号はｒＬＪとなり、フリップフロップ４１
の出力信号ＲＱは、クロック信号に同期してｒＬＪとな
り、キャッシュメモリ１１の無効化は行われない。

（他のＩ／Ｏ機器から無効化を行う場合の動作）システ
ムハス１に接続されている他のＩ　１０ｉ器が、ライト
コマンドを発する際、中央処理装置３内の図示しないパ
スシーケンサの制御により、フリップフロップ２９の反
転出力信号が「Ｈ」となっている。したがって、オアゲ
ート３１の出力信号はｒＨＪとなる。デコーダ３３は、
コマンドライン１５上のメモリライトコマンドを検出し
、出力信号ＷＲＴをｒＨＪとし、アンドゲート３９の出
力信号もｒＨＪとなり、フリップフロップ４１の出力信
号ＲＱは、クロック信号に同期してｒＨＪとなる。

フリップフロップ４１の出力信号ＲＱがｒＨＪとなるの
と同じタイミングで、ナントゲート３５の出力信号がｒ
ＨＪとなり、ライトアドレスレジスタ３７に他のＩ／Ｏ
機器の出力したライトアドレスが格納される。

前述したように、フリップフロップ４１の出力信号はｒ
ＨＪであるので、キャッシュメモリ１１はライトアドレ
スレジスタ３７の内容、すなわち他のＩ／Ｏ機器の出力
したライトアドレスに対応するエントリを無効化する。

（中央処理装置自身が無効化を行う場合の動作）マイク
ロプログラムによりフリップフロップ２７かセットされ
、出力信号５ＥＬＦがｒＨＪとなっている。中央処理装
置３あるいは他のＩ／Ｏ機器のいずれかがライトコマン
ドを発すると、デコーダ３３の出力信号ＷＲＴはｒＨＪ
となる。このとき、オアゲート３１の出力信号はｒＨＪ
となっているので、アンドゲート３９の出力信号もｒＨ
Ｊとなり、フリップフロップ４１の出力信号ＲＱは、ク
ロック信号に同期して「す」となる。

また、ライトアドレスレジスタ３７には、ライトコマン
ドに対応するライトアドレス情報が格納されるので、キ
ャッシュメモリ１１において、このライトアドレス情報
に対応するエントリの無効化が行われる。

このため、フリップフロップ２７かセットされている状
態では、システムバス１に接続されている他のＩ／Ｏ機
器によるライトコマンドに加えて、中央処理装置３自身
が発したライトコマンドによっても、そのライトアドレ
スに対応するキャッシュメモリの無効化が行われる。

次に、キャッシュメモリ１１の無効化制御の検証動作に
ついて第３図を用いて説明する。

第３図（１）に示すように、メインメモリ５のある領域
５１のデータＡリードを行い、キャッシュメモリ１１に
対応するエントリＡを作成する。

次に、マイクロプログラムからフリップフロップ２７を
セットし、前述したのと同し領域にライト動作を行う。

この結果、キャッシュメモリ１１の領域５３のデータＡ
に対しては、無効化フラグがｒＨＪとなる。

次に、フリップフロップ２７をリセットし、前述したの
と同じ領域に対してキュッシュバイパスでライト動作を
行う。すなわち、メインメモリ５のみに前述したのと異
なったデータＢを書き込み、キャッシュメモリ１１には
、このデータＢを書き込まない（第３図（２））。

次に、前述した領域のリードを行い、データＢが読み出
されることを確認する。

この場合、キャッシュメモリ１１の領域５３は無効化さ
れているので、キャッシュメモリ１１からデータは読み
出されず、メインメモリ５からデータＢか読み出されれ
ば、キャッシュメモリ１１に対してエントリの無効化か
適性に行われたことを検証できる。

［発明の効果〕 以上詳細に説明したように本発明によれば、キャッシュ
メモリのエントリを無効化する機能の検証を、他のＩ／
Ｏ機器を用いることなく行える中央処理装置を提供する
ことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる中央処理装置の構
成を示す回路図、 第２図は、この中央処理装置が用いられるシステムの概
略構成図、 第３図は、キャッシュメモリ１１のエントリめ無効化の
検証を示す図である。 １・・・・・・・・・システムバス ３・・・・・・・・・中央処理装置 １１・・・・・・・・キャッシュメモリ１７・・・・・
・・・メモリコマンド制御部１９・・・・・・アドレス
レジスタ ２１・・・・・・・コマンドレジスタ ２３．２５・・・３状態出力バツフア ２７．２９．４１・・・フリップフロップ３１・・・・
・・・・・オアゲート ３３・・・・・・・・・デコーダ ３５・・・・・・・・・ナントゲート ３７・・・・・・・・ライトアドレスレジスタ３９・・
・・・・・アンドゲート 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− デ１スワ翼基　　　　　　　　　町紙幕第２１￥１ 第３ 漬交カフつプ　１喰 図

Claims (1)

1. 【特許請求の範囲】 他のＩ／Ｏ機器およびメインメモリとともにシステムバ
   スに接続される中央処理装置であって、キャッシュメモ
   リと、 前記システムバス上のライトコマンドを検出する検出手
   段と、 前記検出手段によって前記他のＩ／Ｏ機器が発するコマ
   ンドライトが検出されると、前記キャッシュメモリのラ
   イトアドレスに対応するエントリを無効化する手段と、 セット・リセット可能であり、セット状態において、前
   記中央処理装置自身または前記他のＩ／Ｏ機器が発する
   ライトコマンドを前記検出手段が検出すると、前記キャ
   ッシュメモリのライトアドレスに対応するエントリを無
   効化する手段と、を具備する中央処理装置。