JPH04196575A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04196575A JPH04196575A JP2331347A JP33134790A JPH04196575A JP H04196575 A JPH04196575 A JP H04196575A JP 2331347 A JP2331347 A JP 2331347A JP 33134790 A JP33134790 A JP 33134790A JP H04196575 A JPH04196575 A JP H04196575A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- inner lead
- sinking
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分計〕
この発明を＝、半導体装置に使用するリードフレームに
関するものである。
関するものである。
第４図に従来の半導体装置を示Ｔ一部断面図であり、ダ
イバンド１上にンルダー２を介してチップ３が接合され
ており、このチップ３上の電極トインナーリード４が金
属線Ｉ１５で接続され、全体がモールド樹脂６で封止さ
れている。なお、７は外部リードである。
イバンド１上にンルダー２を介してチップ３が接合され
ており、このチップ３上の電極トインナーリード４が金
属線Ｉ１５で接続され、全体がモールド樹脂６で封止さ
れている。なお、７は外部リードである。
また第５図Ｇ＝従来のリードフレームの平面図の一例を
示し、第６（２）は第５図の■−■断面を示している。
示し、第６（２）は第５図の■−■断面を示している。
通常、チップ３の電極とインナーリード４間を接続Ｔる
金属細線５の形状で、後述する問題点の対策の一つとし
て、チップ３の表面の位置を下げるため、ダイパッドｌ
の表面をインナーリード４の表面から下げる、ダイパッ
ド沈めを実施している。このダイバンド沈めに、ダイバ
ンド１を吊っているダイパッド宙吊りリード８を金型を
用いて第６図に示Ｔように宙吊りリード沈め［９でダイ
パッド沈め加工を行なっている。
金属細線５の形状で、後述する問題点の対策の一つとし
て、チップ３の表面の位置を下げるため、ダイパッドｌ
の表面をインナーリード４の表面から下げる、ダイパッ
ド沈めを実施している。このダイバンド沈めに、ダイバ
ンド１を吊っているダイパッド宙吊りリード８を金型を
用いて第６図に示Ｔように宙吊りリード沈め［９でダイ
パッド沈め加工を行なっている。
〔発明が解決しようとする１ｕｌｌ ）従来の半導体装
＆に以上のように構成されているので、金属線４［５で
接続するチップ３上の電極がチップの端一からチップ内
部に入り込んだとき、金属細線とチップの亀との間隔が
充分確保できなくなり、場合によっては金属線ｓ５とチ
ップの端３１が接触Ｔるおそれかある。そしてこのよう
に金属細線とチップの端が接触すると、半導体装置とし
ての電気的特性が得られず、不良品となる＾まに、最近
、？８０Ｐ等の表面実装タイプのように薄型パンケージ
が開発されているが、モールド樹脂の厚みが薄いことに
より、金属細線の形状で高さ方向に制限が厳しく、金属
細線の高さを低くする必要がある。以上の状況より金属
細線とチップの端の間隔については、ますますマージン
が少なくなる方向になってきている。
＆に以上のように構成されているので、金属線４［５で
接続するチップ３上の電極がチップの端一からチップ内
部に入り込んだとき、金属細線とチップの亀との間隔が
充分確保できなくなり、場合によっては金属線ｓ５とチ
ップの端３１が接触Ｔるおそれかある。そしてこのよう
に金属細線とチップの端が接触すると、半導体装置とし
ての電気的特性が得られず、不良品となる＾まに、最近
、？８０Ｐ等の表面実装タイプのように薄型パンケージ
が開発されているが、モールド樹脂の厚みが薄いことに
より、金属細線の形状で高さ方向に制限が厳しく、金属
細線の高さを低くする必要がある。以上の状況より金属
細線とチップの端の間隔については、ますますマージン
が少なくなる方向になってきている。
この発明は上記のような間龜点を解消するためになされ
たもので、チップ上の電極がチップの端より内側に入っ
ていても金属細線とチップエッヂとの間隔を確保できる
半導体装置を得ることを目的とＴる。さらに薄型パフケ
ージ（Ｔ８０Ｐ）に代表される金属細線の高さ方向の制
限がある場合でも金属細線とチップエッヂとの間１ｌｉ
ＩＴｒ：確保できるようにしたものである〇 ＣＩ！１１を解決するための手段〕 この発明に係る半導体装置曇コ、従来実施されていたタ
イハツト沈めたけてなく、インナーリードの先端を持ち
上げることで、チップ表面とインナーリードの段差を少
なくシ、あるいにインナーリードをチップ表面より持ち
上げることで、金属細線とチップの端との間＠を拡げ、
マージンを確保することを実現したものである。
たもので、チップ上の電極がチップの端より内側に入っ
ていても金属細線とチップエッヂとの間隔を確保できる
半導体装置を得ることを目的とＴる。さらに薄型パフケ
ージ（Ｔ８０Ｐ）に代表される金属細線の高さ方向の制
限がある場合でも金属細線とチップエッヂとの間１ｌｉ
ＩＴｒ：確保できるようにしたものである〇 ＣＩ！１１を解決するための手段〕 この発明に係る半導体装置曇コ、従来実施されていたタ
イハツト沈めたけてなく、インナーリードの先端を持ち
上げることで、チップ表面とインナーリードの段差を少
なくシ、あるいにインナーリードをチップ表面より持ち
上げることで、金属細線とチップの端との間＠を拡げ、
マージンを確保することを実現したものである。
この発明における半導体装置に、インナーリードを持ち
上げたことにより、金属細線とチップの端との間隔が拡
がり、両者の接触を防止して不良品の発生をなく丁。
上げたことにより、金属細線とチップの端との間隔が拡
がり、両者の接触を防止して不良品の発生をなく丁。
以下、この発明の一実施例を図について説明する。１ｆ
ｌＡ図に対応する第１図において、インナーリード４
Ｇ：Ｉインナーリード持上げ％４ａｈで曲げ加工を行な
い、これによってインナーリード４表面とチップ３の表
面とかは望同じ高さとなり、金属細線５とチップのｌ＠
３ａとの間隔が充分な距離を確保できる。
ｌＡ図に対応する第１図において、インナーリード４
Ｇ：Ｉインナーリード持上げ％４ａｈで曲げ加工を行な
い、これによってインナーリード４表面とチップ３の表
面とかは望同じ高さとなり、金属細線５とチップのｌ＠
３ａとの間隔が充分な距離を確保できる。
なお、この実施例で【；ダイパッド沈めを実施しており
、インナーリード４の持ち上げ加工前はインナーリード
表面に比べてダイパッドｌ−１！面は下にある。このダ
イバンド沈めのみでインナーリード表面とは寸同じ高さ
にできるパンケージには、インナーリード４の待ち上げ
に必要でないが、ダイパッド沈めの加工量あるいはパン
ケージ形状等の制限により、ダイパッド沈めのみで対応
できないパンケージに対して有効である。
、インナーリード４の持ち上げ加工前はインナーリード
表面に比べてダイパッドｌ−１！面は下にある。このダ
イバンド沈めのみでインナーリード表面とは寸同じ高さ
にできるパンケージには、インナーリード４の待ち上げ
に必要でないが、ダイパッド沈めの加工量あるいはパン
ケージ形状等の制限により、ダイパッド沈めのみで対応
できないパンケージに対して有効である。
また、第２図にこの発明の実施例であるリードフレーム
の形状を示し、第８図に第２図の■−■断面を示してい
る□ インナーリード４の根元のインナーリード持上げｆ１５
４ａで金型による曲げ加工でインナーリード４の表面の
持ち上げを実現している０なお、インナーリード４の持
ち上げと同様の方法でダイパッドｌの沈め加工を行ない
、ダイバンド宙吊りリード８よりタイハツト１の表面が
下降している。
の形状を示し、第８図に第２図の■−■断面を示してい
る□ インナーリード４の根元のインナーリード持上げｆ１５
４ａで金型による曲げ加工でインナーリード４の表面の
持ち上げを実現している０なお、インナーリード４の持
ち上げと同様の方法でダイパッドｌの沈め加工を行ない
、ダイバンド宙吊りリード８よりタイハツト１の表面が
下降している。
なお上記実施例では、１０ｇｎの半導体リードフレーム
を示したが、そのｐｉｎ数Ｇ＝幾らでもよく、！た、リ
ードの方向は２万同としたが、４万同あるいＧ：Ｃ１方
回でもよい。
を示したが、そのｐｉｎ数Ｇ＝幾らでもよく、！た、リ
ードの方向は２万同としたが、４万同あるいＧ：Ｃ１方
回でもよい。
以上のようにこの発明によれば、金属細線とチップの端
との間隔が拡がったことで、高品質、高信頼の半導体装
置が得られる。
との間隔が拡がったことで、高品質、高信頼の半導体装
置が得られる。
第１図〜第８図をゴこの発明の一実施例を示すもので、
＠１図をゴ一部の断面図、第２図は半導体リードフレー
ムの平面図、第８図曇ゴ第２図の■−■線の断面図、第
４図〜第６図８−従来の半導体装置を示すもので、第４
図、第５図をゴ上記第１図・第２図に対応する図、第６
図は第５図のＶＩ−ＶＩ線の断面図である〇 図中、１ばダイパッド、２ｆ；ンルダー、３にチップ、
４Ｇゴインナーリード、４＆はインナーリード持ち上げ
部、５は金属細線、６はモールド樹脂部、７に外部リー
ド、８はダイバンド宙吊りリード、９は宙吊りリード沈
め部である。
＠１図をゴ一部の断面図、第２図は半導体リードフレー
ムの平面図、第８図曇ゴ第２図の■−■線の断面図、第
４図〜第６図８−従来の半導体装置を示すもので、第４
図、第５図をゴ上記第１図・第２図に対応する図、第６
図は第５図のＶＩ−ＶＩ線の断面図である〇 図中、１ばダイパッド、２ｆ；ンルダー、３にチップ、
４Ｇゴインナーリード、４＆はインナーリード持ち上げ
部、５は金属細線、６はモールド樹脂部、７に外部リー
ド、８はダイバンド宙吊りリード、９は宙吊りリード沈
め部である。
Claims (1)
- ダイパッド上にチップが接合され、このチップ上の電
極とインナーリードが金属細線で接合され、全体がモー
ルド樹脂で封止される半導体装置において、上記インナ
ーリードの先端部に持上げ加工部を形成し、インナーリ
ードの細線接合面をチップの表面とほゞ同等かこれより
高くして、金属細線とチップエッジとの接触を防止した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331347A JPH04196575A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331347A JPH04196575A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196575A true JPH04196575A (ja) | 1992-07-16 |
Family
ID=18242670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331347A Pending JPH04196575A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196575A (ja) |
-
1990
- 1990-11-28 JP JP2331347A patent/JPH04196575A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130115A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN112310028B (zh) | 用于半导体器件的封装的引线框架、半导体器件以及用于制造半导体器件的工艺 | |
| JPH04196575A (ja) | 半導体装置 | |
| US6011220A (en) | Semiconductor packaged device and lead frame used therein | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPS63283053A (ja) | 半導体装置のリ−ドフレ−ム | |
| JPH01134958A (ja) | 半導体装置 | |
| JPH04154155A (ja) | 半導体装置 | |
| JPH0529527A (ja) | 半導体装置 | |
| JPS6244425B2 (ja) | ||
| JPS6230499B2 (ja) | ||
| JPS6151953A (ja) | 半導体装置 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH0555408A (ja) | 樹脂封止型半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JPH05243464A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPS59110145A (ja) | 半導体装置 | |
| CN115249694A (zh) | 一种封装体 | |
| JPS6244531Y2 (ja) | ||
| JPS621239A (ja) | 半導体装置 | |
| JPS60111449A (ja) | 半導体装置 | |
| JPH04171856A (ja) | 樹脂封止型半導体装置およびその製造方法 |