JPH04199029A - 薄膜トランジスタ及び多層配線の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜トランジスタ及び多層配線の製造方法に係
り、特に薄膜トランジスタのチャネル保護膜を裏面露光
により形成する際に当該チャネル保護膜の絶縁層を多層
配線の層間絶縁層としても形成する薄膜トランジスタ及
び多層配線の製造方法に関する。

（従来の技術） 従来の薄膜トランジスタ及び多層配線は、各種の電子デ
バイスに利用されているか、特に、ファクシミリやスキ
ャナ等のイメージセンサに利用されている場合がある。

従来のイメージセンサについて説明すると、特に従来の
密着型イメージセンサは、原稿等の画像情報を１対１に
投影し、電気信号に変換するものである。この場合、投
影した画像を多数の画素（受光素子）に分割し、各受光
素子で発生した電荷を薄膜トランジスタスイッチ素子（
Ｔ　Ｐ　Ｔ）を使って特定のブロック単位で多層配線の
負荷容量に一時蓄積して、電気信号として数百ＫＨｚか
ら数ＭＨｚまでの速度で時系列的に順次読み出すＴＰＴ
駆動型イメージセンサがある。このＴＰＴ駆動型イメー
ジセンサは、ＴＰＴの動作により単一の駆動用ＩＣで読
み取りが可能となるので、イメージセンサを駆動する駆
動用ＩＣの個数を少なくするものである。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第３図に示すように、原稿幅と路間し長さのライン
状の受光素子アレイ１］と、各受光素子１１′に１１に
対応する複数個の薄膜ｌ・ランジスタＴｉ、ｊ　（ｉ＝
１〜Ｎ、　ｊ−１〜ｎ）から成る電荷転送部１２と、多
層配線１３とから構成されて（・る。

前記受光素子アレイ１１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子１１′は、フォトダイオードＰＤｉ、ｊ　（ｉ＝ｌ
　〜Ｎ、　ｊ−１〜ｎ）により等価的に表すことができ
る。各受光素子１１′は各薄膜トランジスタＴｊ、ｊ　
（＋−１〜Ｎ、　ｊ−１−ｎ）のドレイン電極にそれぞ
れ接続されている。そして、薄膜トランジスタＴｉ、ｊ
のソース電極は、マトリックス状に形成された多層配線
１３を介して受光素子群毎に０本の共通信号線１４及び
負荷容１ｃＬｊ（ｉ−１〜０）にそれぞれ接続され、更
に共通信号線１４は駆動用■Ｃ１５に接続されている。

各薄膜トランジスタＴ　ｉ、ｊのケート電極には、ブロ
ック毎に導通するようにゲートパルス発生回路（図示せ
ず）が接続されている。各受光素子１１′で発生する光
電荷は一定時間受光素子の寄生容量ＣＤ　ｉ、ｊ　（ｊ
＝１−Ｎ、　ｊ−Ｌ−ｎ）と薄膜トランジスタのドレイ
ン・ゲート間のオーバーランプ容量に蓄積された後、薄
膜トランジスタＴｉ、ｊを電荷転送用のスイッチとして
用いてブロック毎に順次多層配線１３の線間容量ＣＬｔ
に転送蓄積される。

すなわち、ゲートパルス発生回路からのゲートパルスφ
Ｇ１により、第１のブロックの薄膜トランジスタＴ１．
、．１〜Ｔ１．ｎかオンとなり、第１のブロックの各受
光素子１１′で発生して寄生容量ＣＤＩ、ｊ等に蓄積さ
れた電荷が各線間容量ＣＬｉに転送蓄積される。そして
、各線間容量ＣＬｉに蓄積された電荷により各共通信号
線１４の電位か変化し、この電圧値を駆動用ＩＣｌ３内
のアナログスイッチＳＷｉ　（ｉ−１−ｎ）を順次オン
して時系列的に出力線１６に抽出する。

そして、ゲートパルスφＧ２〜φＧｎにより第２〜第Ｎ
のブロックの薄膜トランジスタＴ２，１−Ｔ２゜ｎから
ＴＮ、ｌ〜ＴＮ、ｎまでかそれぞれオンすることにより
ブロック毎に受光素子側の電荷か転送され、順次読み出
すことにより原稿の主走査方向の１ラインの画像信号を
得、ローラ等の原稿送り手段（図示せず）により原稿を
移動させて前記動作を繰り返し、原稿全体の画像信号を
得るものである（特開昭６３−９３５８号、特開昭６３
−６７７７２号公報参照）。

上記従来の電荷転送部］２の薄膜トランジスタ及び多層
配線１３の具体的構成について、第４図にその断面説明
図を示して説明する。

従来の薄膜トランジスタは、ガラスまたはセラミック等
の絶縁性の基板２１上にケート電極２５としてのクロム
（Ｃｒｙ、）層、ゲート絶縁膜２６としての窒化シリコ
ン（ＳｉＮｘｌ）膜、半導体活性層２７としての水素化
アモルファスシリコン（ａ−５ｉ：Ｈ）層、チャネル保
護膜２つとしての窒化シリコン（ＳｉＮｘ２）膜、オー
ミックコンタクト層２８としてのｎ十水素化アモルファ
スシリコン（ｎ＋　ａ−５ｉ　：　Ｈ）層、拡散防止層
４１部分と４２部分としてのクロム（Ｃｒ　２）層、そ
の上に絶縁層としてのポリイミド層４０．更にその上に
ドレイン電極４３部分とソース電極４４部分となるアル
ミニウム層及びａ−３ｉ：Ｈ層の遮光用金属層としての
アルミニウム層３０とを順次積層した逆スタガ構造のト
ランジスタである。

そして、ドレイン電極４３には受光素子の透明電極から
の配線３０ａか接続されている。ここで、オーミックコ
ンタクト層２８は拡散防止層４］に接触する部分２８ａ
層と拡散防止層４２に接触する部分２８ｂ層と分離して
形成されている。また、拡散防止層４１部分と４２部分
としてのクロム（Ｃｒ　２）層はそのオーミックコンタ
クト層２８の２８ａ層と２８ｂ層を覆うように形成され
ている。

従来の多層配線］３の構成は、マトリックス形状の多層
配線構造となっており、基板２１上に下部配線３１をク
ロム層で形成され、上部配線３２をアルミニウム層で形
成され、上部配線３１と下部配線３２の間に薄膜トラン
ジスタにおけるケート絶縁膜２５の窒化シリコン（Ｓｉ
Ｎｘｌ）膜から成る第１の絶縁層３３ａ、薄膜トランジ
スタにおける半導体活性層２７として用いられた水素化
アモルファスシリコン（ａ−５ｉ：Ｈ）層、薄膜トラン
ジスタにおけるチャネル保護膜２９として用いられた層
間絶縁層２９’　　（ＳｉＮｘ２）、それにポリイミド
層４０から成る第２の絶縁層３３ｂを介して、配線層か
マトリックス状に配置されている。そして、上下配線の
接続部分は、コンタクトホール３４て接続されている。

次に、従来の薄膜トランジスタ及び多層配線の製造方法
について説明する。

まず、基板２１上に、薄膜トランジスタのゲート電極２
５と多層配線１３の下部配線３１となる第１のＣｒ（Ｃ
ｒｌ）層をＤＣスパッタ法により着膜する。次にこのＣ
ｒｌをフォトリソエツチング工程によりバターニングし
て、薄膜トランジスタのケート電極２５のパターンと多
層配線１３の下部配線３１のパターンを形成する。Ｃｒ
ｌのパターン上に薄膜トランジスタのケート絶縁膜２６
と、その上の半導体活性層２７と、またその上のチャネ
ル保護膜２９を形成するために、５ｉＮｘ１、ａ−３ｉ
　：Ｈ，ＳｉＮｘ　２の順に真空を破らずにプラスマＣ
ＶＤ　（Ｐ−ＣＶＤ）により着膜する。ゲート絶縁膜２
６及びチャネル保護膜２９の絶縁層は、同時に多層配線
１３における第１の絶縁層３３ａ及び層間絶縁層２９′
をも形成するものである。

次に、ケート電極２５に対応するような形状でチャネル
保護膜２９のパターンを形成するためにゲート絶縁膜２
６上にレジストを塗布し、そして基板２１の裏方向から
ゲート電極２５の形状パターンをマスクとしてを用いて
裏面露光を行い、現像して、エツチングを行う。これに
よりチャネル保護膜２９のパターンが形成される。但し
、この場合、多層配線１３部分においても裏面露光によ
り下部配線３１上にチャネル保護膜２９の５ｉＮＸ層の
層間絶縁層２９′が形成されることになる。

その上にオーミックコンタクト層２８としてｎ＋型のａ
−５ｉ：ＨをＰ−ＣＶＤにより着膜する。

次に、薄膜トランジスタの拡散防止層４１．４２となる
第２のＣｒ（Ｃｒ２）層をＤＣマグネトロンスパッタに
より着膜する。

次に、薄膜トランジスタの拡散防止層４１．４２のＣｒ
２をフォトリソ工程とエツチング工程でバターニングし
て、拡散防止層４１．４２のパターンを形成する。薄膜
トランジスタ部分をＣＦ。

とＯ３の混合ガスを用いてエツチングすると、Ｃｒ２と
ＳｉＮｘのない部分かエツチングされ、つまりａ−５ｉ
＋Ｈ層とｎ”ａ−Ｓｉ＋Ｈ層のパターンが形成される。

これにより、薄膜トランジスタのオーミックコンタクト
層２８のｎ＋型のａ−３ｉ：Ｈ層および半導体活性層２
７のａ−Ｓｉ：Ｈ層がエツチングされる。

次に、多層配線１３部分については、別のフォトリソマ
スクを用い、コンタクトホール３４が第１の絶縁層３３
ａに形成されるようにバターニングすることにする。

そして、イメージセンサ全体を覆うように第２の絶縁層
３３ｂとなるポリイミド層４０を塗布し、プリベークを
行ってフォトリソエツチング工程でパターン形成を行い
、再度ベーキングする。これにより、各配線のコンタク
ト部分が形成される。

この後に、コンタクトホール３４等の残ったポリイミド
を完全に除去するために、Ｄｅ　ｓ　ｃ　ｕｍを行う。

次に、アルミニウム（Ａ１）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように着膜し、所望
のパターンを得るためにフォトリソエツチング工程でバ
ターニングする。これにより、薄膜トランジスタのドレ
イン電極４３部分とソース電極４４部分のアルミニウム
層、ａ−５ｉ：Ｈ層の遮光用金属層としてのアルミニウ
ム層３０、更にドレイン電極４３への配線３０ａ部分と
ソース電極４４から多層配線１３への配線３０ｂ部分、
そして多層配線１３にける上部配線３２とが形成される
。

最後に、パシベーション層（図示せず）であるポリイミ
ドを塗布し、プリベークを行った後にフォトリソエツチ
ング工程でパターニングを行い、さらにベーキングして
パシベーション層を形成する。この後、Ｄｅｓｃｕｍを
行い・不要に残っているポリイミドを取り除く。二のよ
うにして、薄膜トランジスタ及び多層配線が製造される
。

上記に示したように、多層配線部分においで層間絶縁膜
を多層にした従来技術としては、特開昭６２−２６３６
８０号公報、特開昭５９−１９１３５３号公報、特開昭
５７−６８０５０号公報記載の技術かある。

（発明が解決しようとする課題） しかしながら、上記のような従来の薄膜トランジスタ及
び多層配線の製造方法では、薄膜トランジスタのチャネ
ル保護膜２９のパターンを、正確にパターン形成ができ
る裏面露光により形成する場合に、多層配線１３部分に
おいても裏面露光が行われ、下部配線３１のパターンと
ほぼ同様のパターンが下部配線３１の上の層間絶縁層２
９′　にも形成される。従って、下部配線３１のパター
ンの上に第１の絶縁層３３ａを介してａ−３ｉ・Ｈ層と
層間絶縁層２９′のパターンが同しように形成され、そ
の上にポリイミドの第２の絶縁層３３ｂを介して上部配
線３２か形成されることになる。

このように形成された多層配線１３は、第４図に示すよ
うに、ポリイミド層４０の第２の絶縁層３３ｂ上に形成
された上部配線３２に大きな凹凸ができ、上部配線３２
の形状で段差が大きくなるため、上部配線３２に段切れ
を起こし易くなるとの問題点があった。

また、チャネル保護膜２９で用いた層間絶縁層２９′を
バターニングする際に層間絶縁層２９′にサイドエッチ
が入り下部配線３１のパターン幅より少し細いパターン
にて形成されるので、サイドエッチが入った部分におい
ては上部配線３２と下部配線３１部分の間が接近してい
るのために、その間にショートか起こり易くなるとの問
題点があった。

本発明は上記実情に鑑みてなされたもので、薄膜トラン
ジスタ及び多層配線の製造方法において、多層配線にお
ける上部配線の段切れを防止し、上部配線と下部配線と
の間に起こるショートを防止できる薄膜トランジスタ及
び多層配線の製造方法を提供することを目的とする。

（課題を解決するための手段） 上記従来例の問題点を解決するための本発明は、基板上
にゲート電極、ケート絶縁膜、半導体活性層、チャネル
保護膜を積層し、前記チャネル保護膜を挾んでオーミッ
クコンタクト層と拡散防止層を分割して積層し、前記分
割された拡散防止層の上にそれぞれソース電極とドレイ
ン電極を形成した薄膜トランジスタと、前記基板上に下
部配線と上部配線とをマトリックス形状に形成した多層
配線とを製造する方法において、前記チャネル保護膜の
絶縁層を着膜した後に第１のレジストを積層する第１の
レジスト積層工程と、前記第１のレジストの前記多層配
線で前記チャネル保護膜を層間絶縁層として利用する部
分を残すよう第１の露光工程と第１の現像工程とを有す
る第１のレジストパターン形成工程と、前記第１のレジ
ストパターンをベークするベーク工程と、前記第１のレ
シスドパターンの上に第２のレジストを積層する第２の
レジスト積層工程と、前記基板裏面から露光する第２の
露光工程と、前記基板表面から前記多層配線部分のみを
露光する第３の露光工程と、前記第２のレジストを現像
して第２のレジストパターンを形成する第２の現像工程
と、前記チャネル保護膜の絶縁層を前記第１のレジスト
パターンと前記第２のレジストパターンとをマスクとし
てエツチング除去するチャネル保護膜の絶縁層エツチン
グ工程と、を具備することを特徴としている。

（作用） 本発明によれば、薄膜トランジスタのチャネル保護膜の
パターンを裏面露光により形成する前に、多層配線にお
いて下部配線の上部にゲート絶縁膜の絶縁層と半導体活
性層とチャネル保護膜の層間絶縁層とを介して幅広く第
１のレジストパターンを形成し、この第１のレジストパ
ターンをベークした後に、この上に第２のレジストを塗
布して薄膜トランジスタ部分と多層配線部分を裏面露光
し、多層配線部分のみを表面から全面露光を行い、第２
のレジストを現像して、第２のレジストパターンを形成
し、第１のレジストパターンと第２のレジストパターン
に従ってエツチングして薄膜トランジスタのチャネル保
護膜のパターンと多層配線の層間絶縁層のパターンを形
成する製造方法としているので、多層配線において層間
絶縁層を下部配線の幅量上に広く形成でき、そのためポ
リイミドの絶縁層上に形成される上部配線には大きな凹
凸ができず、上部配線の形状について段差か大きくなら
ないため、上部配線に段切れか起こりにくく、また、上
部配線と下部配線の間に層間絶縁層が幅広く形成されて
いるために、上部配線と下部配線の間が接近することか
なく、そのため上下配線間にショートが起こりにくくな
る。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

第１図は、本実施例に係る薄膜トランジスタ部分及び多
層配線部分の断面説明図である。第４図と同様の構成を
とる部分については同一の符号を用いて説明する。

ます、薄膜トランジスタの構成は、カラス等の透明な絶
縁性の基板２１上にケート電極２５としてのクロム（Ｃ
ｒｌ）層、ケート絶縁膜２６としての窒化シリコン（Ｓ
ｊＮｘｌ）Ｈ１半導体活性層２７としての水素化アモル
ファスシリコン（ａ−５ｉ：Ｈ）層、チャネル保護膜２
９としての窒化シリコン（Ｓ　ｉＮｘ　２）膜、オーミ
ックコンタクト層２８としてのｎ手水素化アモルファス
シリコン（ｎ”　ａ−５ｉ　：　Ｈ）層、拡散防止層４
１部分と４２部分としてのクロム（Ｃｒ　２）層、その
上に絶縁層としてのポリイミド層４０、更にその上にド
レイン電極４３部分とソース電極４４部分となるアルミ
ニウム層及びａ−５ｉ：Ｈ層の遮光用金属層としてのア
ルミニウム層３０とを順次積層した逆スタガ構造のトラ
ンジスタである。

遮光用金属層としてのアルミニウム層３０は、チャネル
保護膜２９を透過してａ−３ｉ：Ｈ層に光が入り込んて
光電変換作用を引き起こすのを防止するために設けられ
ている。ここで、オーミックコンタクト層２８は拡散防
止層４１に接触する部分２８ａ層と拡散防止層４２に接
触する部分２８ｂ層と分離して形成されている。また、
拡散防止層４１部分と４２部分としてのクロム（Ｃｒ　
２）層はそのオーミックコンタクト層２８ａと２８ｂを
覆うように形成されている。

上記拡散防止層４１．４２のクロム（Ｃｒ２）層は、ド
レイン電極４３とソース電極４４のアルミニウムの蒸着
またはスパッタ法による着膜時のダメージを防ぎ、オー
ミックコンタクト層２８のｎ”ａ−３ｉ＋Ｈの特性を保
持する役割を果たしている。

そして、当該薄膜トランジスタがイメージセンサに用い
られている場合には、ドレイン電極４３には受光素子の
透明電極からの配線３０ａが接続され、ソース電極４４
には多層配線１３へのアルミニウムの配線３０ｂか接続
されている。

また、上記半導体活性層２７としてｐｏｌｙ−５ｉ等の
別の材料を用いても同様の効果が得られる。

次に、マトリックス形状の多層配線］３の構成を説明す
る。

多層配線１３の構成は、マトリックス形状の多層配線構
造となっており、基板２］上に下部配線３１をクロム（
Ｃｒｙ、）層で、上部配線３２をアルミニウム（Ａ、ｌ
）層で形成され、上前配線３］と下部配線３２０間には
、ゲート絶縁膜２６て用いられた窒化シリコン（ＳｉＮ
ｘｌ）から成る第１の絶縁層３３ａ、薄膜トランジスタ
における半導体活性層２７として用いられた水素化アモ
ルファスシリコン（ａ−５ｉ　：　Ｈ）層、薄膜トラン
ジスタにおけるチャネル保護膜２９として用いられた層
間絶縁層２９’　　（Ｓ　ｉＮｘ　２）　、それにポリ
イミドから成る第２の絶縁層３３ｂを介して、配線層が
マトリックス状に配置されている。そして、上下配線の
接続部分は、コンタクトホール３４て接続されている。

また、多層配線１３において、平行に配列された信号線
の配線の間にアース線を配置することも考えられる。こ
れにより隣接する配線間におけるクロストークの発生を
防止することができる。

次に、本実施例の薄膜トランシタ（Ｔ　Ｐ　Ｔ）及び多
層配線の製造方法について、製造ブコセスを示す薄膜ト
ランシタ及び多層配線の断面説明図である第２図（ａ）
〜（ｋ）を使って説明する。

ます、検査、洗浄されたカラス等の基板２１上に、ケー
ト電極２５と多層配線］３の■部配線３１となる第１の
Ｃｒ（Ｃｒｌ）層をＤＣスパッタ法により７５０八程度
の厚さで着膜する。次にこのＣｒｌをフォトリソ工程に
より、そして硝酸セリウムアンモニウム、過塩素酸、水
の混合液を用いたエツチング工程によりパターニングし
て、ゲート電極２５のパターンと多層配線１３の下部配
線３１のパターンを形成し、レジストを剥離する（第２
図（ａ）参照）。

Ｃｒｌのパターン上に薄膜トランジスタのケート絶縁膜
２６と、その上の半導体活性層２７と、またその上のチ
ャネル保護膜２つを形成するために、５ｉＮｘｌを３０
０ＯＡ程度の厚さで、ａ−５’ｉ：Ｈを１００ＯＡ程度
の厚さて、５ｉＮｘ２を２００ＯＡ程度の厚さて順に真
空を破らすにプラズマＣＶＤ　（Ｐ−ＣＶＤ）により着
膜する（第２図（ｂ）参照）。真空を破らずに連続的に
着膜することでそれぞれの界面の汚染を防くことかでき
、Ｓ／Ｎ比の向上を図る二とかできる。ケート絶縁膜２
６の絶縁層は、同時に多層配線１３における第１の絶縁
層３３ａをも形成し、チャネル保護膜２９の絶縁層は、
同時に多層配線１３における層間絶縁層２９′をも形成
するものである。

ゲート絶縁膜２６の絶縁層（ＳｉＮｘｌ）をＰ−ＣＶＤ
て形成する条件は、基板温度か３００〜４００℃で、Ｓ
ｉＨ□とＮＨ，のガス圧力が０゜１〜０．　５Ｔｏｒｒ
て、ＳｉＨ，ガス流量が１０〜５Ｑ　ｓｅｅｍで、Ｎｌ
（、のガス流量か１００〜３００ｓｅｃｌで、ＲＦパワ
〜が５０〜２００Ｗである。

半導体活性層２７のａ−３ｉ：Ｈ膜をｐ−ｃｖＤて形成
する条件は、基板温度が２００〜３００℃で、ＳｉＨ，
のガス圧力が０．　１〜０．　５Ｔｏｒｒで、ＳｉＨ，
ガス流量が１００〜３００　ｓｅｃｍで、ＲＦパワーが
５０〜２００Ｗである。

チャネル保護膜２９の絶縁層（ＳｉＮｘ２）をＰ−ＣＶ
Ｄて形成する条件は、基板温度か２００〜３００℃で、
５ｉＨ５とＮＨｌのカス圧力か０゜１〜０．５Ｔｏｒｒ
て、ＳｉＨ，ガス流量か１０〜５０　ｓｅｃｍで、ＮＨ
，のガス流量か１００−３００ｓｃＣｒｆｌて、ＲＦパ
ワーか５Ｏ−２００Ｗである。

次に、ゲート電極２５に対応するような形状でチャネル
保護膜２９のパターンを形成するために、また多層配線
１３の層間絶縁層２９′のパターンを形成するために、
以下の処理を行う。薄膜トランジスタのチャネル保護膜
２９と多層配線１３の層間絶縁層２９′の絶縁層（Ｓｉ
Ｎｘ２）の上に、第１のポジレジストを塗布し、フォト
リソマスクを用いて多層配線１３部分において層間絶縁
層２９′のパターンを形成するために下部配線３１部分
の上部を広く覆うようなレジストパターン（第１のレジ
ストパターン４５）となるように露光、現像を行う（第
２図（ｃ）参照）。そして、第１のレジストパターン４
５にて約１５０℃で１５分間ポストベークを施した後、
更に第２のポジレジスト４６′を塗布する（第２図（ｄ
）参照）。

この後に、基板２１の裏面から裏面露光を行い、この後
、更に多層配線１３部分についてのみ基板２］の表面か
ら全面露光を行い、現像液で現像して、薄膜トランジス
タのケート電極２５に位置整合（５たチャネル保護膜２
つのレジストパターンとなるような第２のレジストパタ
ーン４６の形成を行つ。この場合、薄膜トランジスタに
おいてはチャネル保護膜２９上に第２のレジストパター
ン４６か形成され、多層配線１３においては層間絶縁層
２９′上に第１のレジストパターン４５か形成されてい
る状態となる（第２図（ｅ）参照）。

つまり、多層配線１３部分において裏面露光を行った際
に、下部配線３１上に形成された第１のレジストパター
ン４５かポストベークが施されているために、第］のレ
ジストパターン４５は裏面露光によって感光しにくくな
り、従って現像液にも不溶となる。そのため、第２のポ
ジレジスト４６′の感光した部分が現像されて溶解して
も、第１のレジストパターン４５は層間絶縁層２９′上
に残ることになる。

このように形成された第１のレジストパターン４５と第
２のレジストパターン４６に従って、ＨＦとＮＨ，Ｆの
混合液でエツチングを行い、レジスト剥離を行って、薄
膜トランジスタにおけるチャネル保護膜２９のパターン
と多層配線１３における層間絶縁層２９′のパターンを
形成する。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層２８としてｎ生型のａ−３ｉ：ＨをＳｉＨとＰＨ，
の混合ガスを用いたＰ’−ＣＶＤにより１．０００　Ａ
程度の厚さて着膜する。次に、薄膜トランジスタの拡散
防止層４１．４２となる第２のＣｒ（Ｃｒ２）層をＤＣ
マグネトロンスパッタにより１５００Ａ程度の厚さで着
膜する（第２図（ｆ）参照）。この時、それぞれの着膜
の前にアルカリ洗浄を行う。

次に、薄膜トランジスタの拡散防止層４１．４２のＣｒ
層となるＣｒ２をフォトリソ工程により、そして硝酸セ
リウムアンモニウム、過塩素酸、水の混合液を用いたエ
ツチング工程でバターニングを行う（第２図（ｇ）参照
）。但し、拡散防止層４１．４２上のレジスト４７は、
剥離せず、残しておくことにする。

そして、薄膜トランジスタ部分及び多層配線１３部分を
ＣＦ、と０２の混合カスを用いたトライエツチング又は
フッ硝酸系のウェットエッチンクを行うと、Ｃｒ２と５
ｉＮｘ２のない部分かエツチングされ、つまりａ−３ｉ
・Ｈ層とｎ”ａ−５ｉ：Ｈ層のパターンが形成される（
第２図（ｈ）参照）。

これにより、薄膜トランジスタのオーミックコンタクト
層２８のｎ生型のａ−５ｉ：Ｈ層および半導体活性層２
７のａ−３ｉ：Ｈ層かエツチングされる。また、多層配
線１３部分についても、Ｃｒ２と５ｉＮｘ２のない部分
がエツチングされ、多層配線１３部分のａ−３ｉ：Ｈ層
とｎ十ａ−５ｌ：Ｈ層かバターニングされることになる
。そして拡散防止層４１．４２上のレジスト４７を剥離
し、拡散防止層４１と４２のパターンが形成される。

次に、薄膜トランジスタのケート絶縁膜２６の基板２１
上における全体のパターンおよび多層配線１３の第１の
絶縁層３３ａにおけるコンタクトホール３４を形成する
ために、５ｉＮｘｌをＳＦＧ　　十Ｃ２ＣＪＩＦ、の混
合ガスを用いたフォトリソエツチング工程によりバター
ニングする（第２図（ｉ）参照）。

そして、全体を覆うように第２の絶縁層３３ｂとなるポ
リイミドを約１μｍ程度の厚さで塗布し、３、６０℃程
度でプリベークを行ってフォトリソエツチング工程でパ
ターン形成を行い、再度ベーキングする（第２図（ｊ）
参照）。これにより、薄膜トランジスタにおいては、ア
ルミニウムのトレイン電極４３か接続するコンタクト部
分とソース電極４４が接続するコンタクト部分と、さら
に多層配線１３にいて上下間の配線を接続するコンタク
トホール３４が形成される。この後に、ホール３４等の
残ったポリイミドを完全に除去するために、０．てプラ
ズマにさらすＤｅ　ｓ　ｃ　ｕｍを行う。

次に、アルミニウム（Ａ１）をＤＣマグネトロンスバッ
タにより全体を覆うように約１μｍ程度の厚さで着膜し
、所望のパターンを得るためにリン酸系の溶液を用いた
フォトリソエツチング工程でバターニングしてレジスト
を除去する。これにより、薄膜トランジスタのドレイン
電極４３部分とソース電極４４部分、ドレイン電極４３
への配線３０ａ部分、ソース電極４４から多層配線］３
への配線３０ｂ部分、さらに多層配線１３について上部
配線３２とが形成される（第２図（ｋ）参照）。

最後に、パシベーション層（図示せず）であるポリイミ
ドを厚さ３μｍ程度塗布し、プリベークを行った後にフ
ォトリソエツチング工程でパターニングを行い、さらに
ベーキングしてパシベーション層を形成する。この後、
Ｄｅｓｃｕｍを行い、不要に残っているポリイミドを取
り除く。

本実施例によれば、薄膜トランジスタのチャネル保護膜
２９のパターンを裏面露光により形成する前に、多層配
線１３において下部配線３１の上部にゲート絶縁膜２６
の第１の絶縁層３３ｇと半導体活性層２７のａ−３ｉ：
Ｈ層とチャネル保護膜２９の層間絶縁層２９′とを介し
て幅広く第１のレジストパターン４５を形成し、この第
１のレジストパターン４５をベークした後に、この上に
第２のレノスト４６′を塗布して薄膜トランジスタ部分
と多層配線１３＃分を裏面露光し、多層配線部分のろを
表面から全面露光を行い、第２のレジスト４６′を現像
して、第２のレジストパターン４６を形成し、第１のレ
ノストパターン４５と第２のレジストパターン４６に従
ってエツチングして薄膜トランジスタのチャネル保護膜
２９のパターンと多層配線１３の層間絶縁層２９′のパ
ターンを形成する製造方法としているので、多層配線１
３において層間絶縁層２９′を下部配線３１の幅量上に
広く形成でき、そのためポリイミド層４０上に形成され
る上部配線３２には大きな凹凸ができず、上部配線３２
の形状について段差が大きくならないため、上部配線３
２に段切れか起こりにくくなり、また、上部配線３２と
下部配線３１０間に層間絶縁層２９′が幅広く形成され
ているために、上部配線３２と下部配線３１の間か接近
することかなく、そのため上下配線間にショートか起こ
りにくくなって、信頼性の高い半導体装置とすることが
できる効果がある。

本実施例においては、第１のレジストパターン４５を形
成して、第２のポジレジスト４６′を塗布した後に、ま
ず基板２１全体を裏面露光して、その次に多層配線１３
部分のみを全面露光をするようにしていたが、基板２１
全体の裏面露光と多層配線１３部分のみの全面露光を同
時に行ってもよいし、また、先に多層配線１３部分のみ
を全面露光し、その後で基板２１全体を裏面露光しても
同様の効果が得られる。

（発明の効果） 本発明によれば、薄膜トランジスタのチャネル保護膜の
パターンを裏面露光により形成する前に、多層配線にお
いて下部配線の上部にゲート絶縁膜の絶縁層と半導体活
性層とチャネル保護膜の層間絶縁層とを介して幅広く第
１のレジストパターンを形成し、この第１のレジストパ
ターンをベークした後に、この上に第２のレジストを塗
布して薄膜トランジスタ部分と多層配線部分を裏面露光
し、多層配線部分のみを表面から全面露光を行い、第２
のレジストを現像して、第２のレジストパターンを形成
し、第１のレジストパターンと第２のレジストパターン
に従ってエツチングして薄膜トランジスタのチャネル保
護膜のパターンと多層配線の層間絶縁層のパターンを形
成する製造方法としているので、多層配線において層間
絶縁層を下部配線の幅量上に広く形成でき、そのためポ
リイミドの絶縁層上に形成される上部配線には大きな凹
凸ができず、上部配線の形状について段差か大きくなら
ないため、上部配線に段切れが起こりにくく、また、上
部配線と下部配線の間に層間絶縁層が幅広く形成されて
いるために、上部配線と下部配線の間が接近することか
なく、そのため上下配線間にショートが起こりにくくな
って、信頼性の高い半導体装置とすることができる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る薄膜トランジスタ部分
及び多層配線の一部の断面説明図、第２図（ａ）〜（ｋ
）は薄膜トランジスタ部分及び多層配線部分の製造プロ
セスを説明する断面説明図、第３図は従来のイメージセ
ンサの等価回路図、第４図は従来の薄膜トランジスタ部
分及び多層配線の一部の断面説明図である。 １１・・・・・・受光素子アレイ １２・・・・・・電荷転送部 １３・・・・・・多層配線 １４・・・・・・共通信号線 １５・・・・・・駆動用ＩＣ １６・・・・・・出力線 ２１・・・・・基板 ２５・・・・・・ゲート電極 ２６・・・・・・ゲート絶縁膜 ２７・・・・・半導体活性層 ２８・・・・・・オーミックコンタクト層２９・・・・
・・チャネル保護膜 ２９′・・・層間絶縁層 ３０・・・・アルミニウム層 ３１・・・・・・下部配線 ３２・・・・・・上部配線 ３３・・・・・・絶縁層 ３４・・・・・コンタクトホール ４０・・・・・ポリイミド層 ４１．４２・・・・拡散防止層 ４３・・・・　ドレイン電極 ４４・・・・・・ソース電極 ４５・・・・・・第１のレジストパターン４６・・・・
・・第２のレジストパターン４７・・・・・・拡散防止
層上のレジスト代理人　弁理士　船　　津　　暢　　宏
ｊＬ二。 第２図 第２図 ２１　２６２９　２５　　　　　　　　；ｊｌ　　　　
　　　　　５１ｊ、ｓａ第４図

Claims (1)

1. 【特許請求の範囲】 基板上にゲート電極、ゲート絶縁膜、半導体活性層、チ
   ャネル保護膜を積層し、前記チャネル保護膜を挟んでオ
   ーミックコンタクト層と拡散防止層を分割して積層し、
   前記分割された拡散防止層の上にそれぞれソース電極と
   ドレイン電極を形成した薄膜トランジスタと、前記基板
   上に下部配線と上部配線とをマトリックス形状に形成し
   た多層配線とを製造する方法において、 前記チャネル保護膜の絶縁層を着膜した後に第１のレジ
   ストを積層する第１のレジスト積層工程と、 前記第１のレジストの前記多層配線で前記チャネル保護
   膜を層間絶縁層として利用する部分を残すよう第１の露
   光工程と第１の現像工程とを有する第１のレジストパタ
   ーン形成工程と、 前記第１のレジストパターンをベークするベーク工程と
   、 前記第１のレジストパターンの上に第２のレジストを積
   層する第２のレジスト積層工程と、前記基板裏面から露
   光する第２の露光工程と、前記基板表面から前記多層配
   線部分のみを露光する第３の露光工程と、 前記第２のレジストを現像して第２のレジストパターン
   を形成する第２の現像工程と、 前記チャネル保護膜の絶縁層を前記第１のレジストパタ
   ーンと前記第２のレジストパターンとをマスクとしてエ
   ッチング除去するチャネル保護膜の絶縁層エッチング工
   程と、 を具備することを特徴とする薄膜トランジスタ及び多層
   配線の製造方法。