JPH04199341A - メモリアクセス保護装置 - Google Patents
メモリアクセス保護装置Info
- Publication number
- JPH04199341A JPH04199341A JP2332645A JP33264590A JPH04199341A JP H04199341 A JPH04199341 A JP H04199341A JP 2332645 A JP2332645 A JP 2332645A JP 33264590 A JP33264590 A JP 33264590A JP H04199341 A JPH04199341 A JP H04199341A
- Authority
- JP
- Japan
- Prior art keywords
- access
- memory
- memory access
- address
- management table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、プロセラ勺およびメモリを有する電子計１′
機（コンビコータ）において、オペレーティングシステ
ムが制御の基本四位とするプロセスがメモリにアクセス
する際のアクセス保護を行なう制御部ｔ４−関するもの
である。 〔もＹ−来技術］ 従来、メモリアクセス保護制御の枝体は、メモリ空間を
ページあるい１」セグメンｌ−を中位どじで管理し、メ
モリアクセス要求が発行されると、）′クセスする７１
ヘレスな含む領域毎に設定さ才またアクセス情報ｐ１？
理テーブルを参照することにより、アクセスの可否を判
定している。このどき、アクセス情報管理テーブルは、
読み出り、 ｔｊ、るいは書き込ツノ番コ関するｉｉ工
否情報しか持っていないため、メモリアクセス時の保護
は、読み出しあるいは書き込ツノについてのみしか？）
なオ〕れない。すなわち、メモリアクセス要求を発行
機（コンビコータ）において、オペレーティングシステ
ムが制御の基本四位とするプロセスがメモリにアクセス
する際のアクセス保護を行なう制御部ｔ４−関するもの
である。 〔もＹ−来技術］ 従来、メモリアクセス保護制御の枝体は、メモリ空間を
ページあるい１」セグメンｌ−を中位どじで管理し、メ
モリアクセス要求が発行されると、）′クセスする７１
ヘレスな含む領域毎に設定さ才またアクセス情報ｐ１？
理テーブルを参照することにより、アクセスの可否を判
定している。このどき、アクセス情報管理テーブルは、
読み出り、 ｔｊ、るいは書き込ツノ番コ関するｉｉ工
否情報しか持っていないため、メモリアクセス時の保護
は、読み出しあるいは書き込ツノについてのみしか？）
なオ〕れない。すなわち、メモリアクセス要求を発行
【
７たプロセスをｆ：ｒ！ｉぜず、アクセス要求がとのプ
［ｌセスから発行されたかの′ｉＪｉ定夕行なオ］ない
。 〔発明が解決しようとする課題〕 従−）で、従来の技術では、プロセスの切り換え処理を
高速に行なうために１一つのアドレス空間に各プロセス
のデータ部やスタック部を複数配置した場合、互いに固
有なデータ部やスタック部を保護できないという問題が
あった。 本発明は、前記問題点を解決するためになされたもので
ある。 本発明の目的は、１つのアドレス空間内で複数のプロセ
スを走行させる際、従来の技術では不可能であったプロ
セス間相互のメモリアクセス保護を実現することが可能
な技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。 〔課題を解決するための手段〕 前記目的を達成するために、本発明は、プロセッサおよ
びメモリを有する電子計算機における、プロセッサとメ
モリの間でメモリアクセス保護制御を行なうメモリアク
セス保護装置であって、アドレスに対応してメモリアク
セスキーを格納しているアクセス権管理テーブルと、現
在走行しているプロセスのメモリアクセスキーを保持す
るアクセスキーレジスタと、アクセス管理テーブルとア
クセスキーレジスタの内容を利用してプロセッサから要
求されたアドレスがアクセス可能であるかを判定するア
クセス権判定回路とを備えたことを最も主要な特徴とす
る。 〔作 用〕 前述した手段によれば、７１〜レス空間を、各プロセス
で個別にアクセス可能な領域に分け、メモリアクセス要
求が発行さ九た際に、要求を発行したプロセスがそのア
ドレスに示されるメモリ内容に対してアクセス可能であ
るかどうかを判定するので、１つのアドレス空間内で複
数のプロセスを走行させる際、従来の技術では不可能で
あったプロセス間相互のメモリアクセス保護を実現する
ことができる。従来技術とは、７１〜レス空間内で。 プロセス毎にアクセスできる領域を限定する点が異なる
。 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて具体的に説明す
る。 なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第１図は、本発明゛の一実施例の概略構成を示すブロッ
ク図であり、１はプロセッサ（ｃ ｐ Ｕ）、２はアク
セス権判定回路、３はアクセス権管理テーブル、４はア
クセスキーレジスタ、５はメモリ、６は表示装置である
、 前記アクセス権管理テーブル３は、アドレスで示される
メモリ内容にアクセス可能なプロセスを示すメモリアク
セスキーを格納するものである。 前記アクセスキーレジスタ４は、現在走行するプロセス
のメモリアクセスキーを保持するものである。 第２図は、アクセス権判定回路２の構成を示すブロック
図である。 第２図において、１１はアドレス送出回路であり、プロ
セッサ（ＣＰＵ）１からのアクセス要求アドレスが入力
され、アドレスを送出するものである。 １２はメモリアクセスキー抽出回路であり、前記アクセ
ス要求アドレスからアドレスに対応したメモリアクセス
キーを抽出して、それをメモリアクセスキー比較口ｇ１
３へ送出するものである。 メモリアクセスキー比較回路コ３は、前記メモリアクセ
スキー抽出回路１２から入力されたメモリアクセスキー
とアクセスキーレジスタ４から入力された現在走行中の
プロセスが持つメモリアクセスキー（メモリ５の中に内
蔵されていたもの）とを比較して許可信号又は不許可信
号を出力し、それを前記アドレス送出回路１１及びプロ
セッサ（ＣＰＵ）］に送出するものである。 前記アクセスキーレジスタ４に設定される現在走行中の
プロセスが持つメモリアクセスキーは、プロセッサが走
行を開始する時にプロセッサ（ＣＰＵ）１に設定される
。 第３図は、ページテーブルを例としたアクセス情報管理
テーブルの内容を示す図であり、実アドレスとｎビット
からなる属性からなっている。このうち】″クセス保護
に関係する属性はＲ／ＷおよびＳ／ｌ＋データである。 Ｒ，／ Ｗ ＋：ｊその領域に書き込みｉ”ｉ１能かど
うかを示すデータであり、例えば、○／ｌ、」１０．Ｏ
ｌｏ、、ｉ／ｌで表わされる。 Ｓ ／ ｔ、Ｊは：１−ザモー１へのどきアクセス可能
■能かどうかを示すデータであり、例えば、１のときは
ニー ザモ−１・でアクセス可能、Ｏのときはユーザモ
ー何で７クセ人不ｉｉＪ能と表わさ才しる。 第・１図は、前記】′クセ人権管理テーブル３の内容を
示す図であり、従来の属性とｍピノ［・のメモリア９セ
スギ・−からなっている。 次に、本実施例の動作について説明する。 第５図は、本実施例の処理動作を説明するたぬの処理）
１“１〜ヂヤー １へである。 本実施例のメモリアクセス保護装置は、第５図に示１よ
うに、プロセッサ１がアクセスし、たいアト１ノスをア
クセス権判定回路２１ニー送る（１０丁）。 アク十り人権判定回ｇ２ば、よす送られたア１へレスを
もとにアクセス権管理デープル３を参照し、ア１＜’
Ｌ＝スに対応し７たメモリアクレスキーを取得Ｊる（１
０２）、、次に、取得したメモリアクセスキーを７クセ
スキーレジスタ４の内容と比較し２、現在走行Ｌ４いる
プロセスに対しでアクセスが許可されて−いるかどうか
の判定を？−ｉなう（１０３）。アクセスがシ乍町され
ていると判定した（前房の）場合（，１，２ｙ トレス
をメモり５に送る（ １．０４． ）。メモリ５は、ア
１ヘレスし示されるメモリの内容をブＩ」ゼノサ１に送
る（ １０ ｉＴ、 ）。アクセスが許可されでいろ・
いと判定した（不許可の）場合は、ア１−Ｉノスをメモ
リ５へ送出せず、プロセッサ１に対し、不Ｙ１アクセス
要求であることを通知する（１０６）。 以ヒの４（２明かられかるように、本実施例（こよれば
、ア！・ｌノス空間を、各プロセスで個）１１Ｊにアク
セス可能な領域にづ）（−す、メモリアクセス要求が発
行された際に、要求に発行したブ「］セスがそのア［・
レスに示されるメモり１３の内容に対してアクセス可能
Ｊ能でｊ））るかどうかを判定するので、］つのアアク
セス可能で複数のブし」セスを走行させる際、従来の技
術では不可能であったブＩ−１セス間相互のメモリアク
セス保護を実現することができる。 以）、本発明を実施例【−もど−づき７１Ｌ体的に説明
Ｌ７たが、本発明は、曲屈実施例に限定されるものＣ′
は！４′：＜、その要旨に逸脱し２ない範囲１： ！；
いて種Ｊ（、を変更ｉ”ｉ、Ｔ ｆ炬て：、ｉ；ること
はｉＲうまでもない１゜〔発明の効果〕 以し、説明［７，たよ）に、本発明に−よれば、ア］・
１、・ス空間内７？プ１−１セスによりアク１ノスｉｉ
７能な領域を限定するノーめ、ブＩコセスを意識せずア
Ｉ−Ｌ−ス空間内で 様に゛？タセス＋ｉ’、ｆ能とす
る場合にｌｔノ＼、１つのアドレス空間内に複数のブ［
ｌセス５・配置−４イ）Ｋ（にプロセス間相互Ｃ′メモ
リアクセス保護を行ろ−）二とかで・きる、１
７たプロセスをｆ：ｒ！ｉぜず、アクセス要求がとのプ
［ｌセスから発行されたかの′ｉＪｉ定夕行なオ］ない
。 〔発明が解決しようとする課題〕 従−）で、従来の技術では、プロセスの切り換え処理を
高速に行なうために１一つのアドレス空間に各プロセス
のデータ部やスタック部を複数配置した場合、互いに固
有なデータ部やスタック部を保護できないという問題が
あった。 本発明は、前記問題点を解決するためになされたもので
ある。 本発明の目的は、１つのアドレス空間内で複数のプロセ
スを走行させる際、従来の技術では不可能であったプロ
セス間相互のメモリアクセス保護を実現することが可能
な技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。 〔課題を解決するための手段〕 前記目的を達成するために、本発明は、プロセッサおよ
びメモリを有する電子計算機における、プロセッサとメ
モリの間でメモリアクセス保護制御を行なうメモリアク
セス保護装置であって、アドレスに対応してメモリアク
セスキーを格納しているアクセス権管理テーブルと、現
在走行しているプロセスのメモリアクセスキーを保持す
るアクセスキーレジスタと、アクセス管理テーブルとア
クセスキーレジスタの内容を利用してプロセッサから要
求されたアドレスがアクセス可能であるかを判定するア
クセス権判定回路とを備えたことを最も主要な特徴とす
る。 〔作 用〕 前述した手段によれば、７１〜レス空間を、各プロセス
で個別にアクセス可能な領域に分け、メモリアクセス要
求が発行さ九た際に、要求を発行したプロセスがそのア
ドレスに示されるメモリ内容に対してアクセス可能であ
るかどうかを判定するので、１つのアドレス空間内で複
数のプロセスを走行させる際、従来の技術では不可能で
あったプロセス間相互のメモリアクセス保護を実現する
ことができる。従来技術とは、７１〜レス空間内で。 プロセス毎にアクセスできる領域を限定する点が異なる
。 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて具体的に説明す
る。 なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第１図は、本発明゛の一実施例の概略構成を示すブロッ
ク図であり、１はプロセッサ（ｃ ｐ Ｕ）、２はアク
セス権判定回路、３はアクセス権管理テーブル、４はア
クセスキーレジスタ、５はメモリ、６は表示装置である
、 前記アクセス権管理テーブル３は、アドレスで示される
メモリ内容にアクセス可能なプロセスを示すメモリアク
セスキーを格納するものである。 前記アクセスキーレジスタ４は、現在走行するプロセス
のメモリアクセスキーを保持するものである。 第２図は、アクセス権判定回路２の構成を示すブロック
図である。 第２図において、１１はアドレス送出回路であり、プロ
セッサ（ＣＰＵ）１からのアクセス要求アドレスが入力
され、アドレスを送出するものである。 １２はメモリアクセスキー抽出回路であり、前記アクセ
ス要求アドレスからアドレスに対応したメモリアクセス
キーを抽出して、それをメモリアクセスキー比較口ｇ１
３へ送出するものである。 メモリアクセスキー比較回路コ３は、前記メモリアクセ
スキー抽出回路１２から入力されたメモリアクセスキー
とアクセスキーレジスタ４から入力された現在走行中の
プロセスが持つメモリアクセスキー（メモリ５の中に内
蔵されていたもの）とを比較して許可信号又は不許可信
号を出力し、それを前記アドレス送出回路１１及びプロ
セッサ（ＣＰＵ）］に送出するものである。 前記アクセスキーレジスタ４に設定される現在走行中の
プロセスが持つメモリアクセスキーは、プロセッサが走
行を開始する時にプロセッサ（ＣＰＵ）１に設定される
。 第３図は、ページテーブルを例としたアクセス情報管理
テーブルの内容を示す図であり、実アドレスとｎビット
からなる属性からなっている。このうち】″クセス保護
に関係する属性はＲ／ＷおよびＳ／ｌ＋データである。 Ｒ，／ Ｗ ＋：ｊその領域に書き込みｉ”ｉ１能かど
うかを示すデータであり、例えば、○／ｌ、」１０．Ｏ
ｌｏ、、ｉ／ｌで表わされる。 Ｓ ／ ｔ、Ｊは：１−ザモー１へのどきアクセス可能
■能かどうかを示すデータであり、例えば、１のときは
ニー ザモ−１・でアクセス可能、Ｏのときはユーザモ
ー何で７クセ人不ｉｉＪ能と表わさ才しる。 第・１図は、前記】′クセ人権管理テーブル３の内容を
示す図であり、従来の属性とｍピノ［・のメモリア９セ
スギ・−からなっている。 次に、本実施例の動作について説明する。 第５図は、本実施例の処理動作を説明するたぬの処理）
１“１〜ヂヤー １へである。 本実施例のメモリアクセス保護装置は、第５図に示１よ
うに、プロセッサ１がアクセスし、たいアト１ノスをア
クセス権判定回路２１ニー送る（１０丁）。 アク十り人権判定回ｇ２ば、よす送られたア１へレスを
もとにアクセス権管理デープル３を参照し、ア１＜’
Ｌ＝スに対応し７たメモリアクレスキーを取得Ｊる（１
０２）、、次に、取得したメモリアクセスキーを７クセ
スキーレジスタ４の内容と比較し２、現在走行Ｌ４いる
プロセスに対しでアクセスが許可されて−いるかどうか
の判定を？−ｉなう（１０３）。アクセスがシ乍町され
ていると判定した（前房の）場合（，１，２ｙ トレス
をメモり５に送る（ １．０４． ）。メモリ５は、ア
１ヘレスし示されるメモリの内容をブＩ」ゼノサ１に送
る（ １０ ｉＴ、 ）。アクセスが許可されでいろ・
いと判定した（不許可の）場合は、ア１−Ｉノスをメモ
リ５へ送出せず、プロセッサ１に対し、不Ｙ１アクセス
要求であることを通知する（１０６）。 以ヒの４（２明かられかるように、本実施例（こよれば
、ア！・ｌノス空間を、各プロセスで個）１１Ｊにアク
セス可能な領域にづ）（−す、メモリアクセス要求が発
行された際に、要求に発行したブ「］セスがそのア［・
レスに示されるメモり１３の内容に対してアクセス可能
Ｊ能でｊ））るかどうかを判定するので、］つのアアク
セス可能で複数のブし」セスを走行させる際、従来の技
術では不可能であったブＩ−１セス間相互のメモリアク
セス保護を実現することができる。 以）、本発明を実施例【−もど−づき７１Ｌ体的に説明
Ｌ７たが、本発明は、曲屈実施例に限定されるものＣ′
は！４′：＜、その要旨に逸脱し２ない範囲１： ！；
いて種Ｊ（、を変更ｉ”ｉ、Ｔ ｆ炬て：、ｉ；ること
はｉＲうまでもない１゜〔発明の効果〕 以し、説明［７，たよ）に、本発明に−よれば、ア］・
１、・ス空間内７？プ１−１セスによりアク１ノスｉｉ
７能な領域を限定するノーめ、ブＩコセスを意識せずア
Ｉ−Ｌ−ス空間内で 様に゛？タセス＋ｉ’、ｆ能とす
る場合にｌｔノ＼、１つのアドレス空間内に複数のブ［
ｌセス５・配置−４イ）Ｋ（にプロセス間相互Ｃ′メモ
リアクセス保護を行ろ−）二とかで・きる、１
第＋−ｉ図は、本発明の 実施例の概酩構成を示・１−
ブＵＵツク図、 第２図Ｎ’Ａ−２本実施例σ）アう゛セス柊判定回路：
ぞパフ）構成を小すブロックＭ、 第３［Ｙ］は、ページテーブルを例としたアクセ！、情
報管列（Ｔ・−プルの内容に示Ｊ−図、第＝ｑ ［５１
１＋ｔ、本実施例のｊ′シセス権管Ｊ！Ｉ］ｊ−−−プ
ルの内容を夙す図、 第５図は、本実施例の処理動作を説明するだめの処理フ
ローを示した図である。 図中、ｌ ゾロセラ１す、２７′クセス権判定回路、ｒ
３ アクセス権管理デープル、・１ アクセスキーＬ
’：／ノ、ツノ、：３ メモり、に 表示Ｖ、λ置１゜
代、［１１１人 弁理１ 秋［１！収喜第１図 Ｌ−、−−、、、、、、、、、、、−、、、、、−−−
一、、−−−−＝−−−−一−−−コ第２図 ７．１） ＼ 第３図 第４図 第５図
ブＵＵツク図、 第２図Ｎ’Ａ−２本実施例σ）アう゛セス柊判定回路：
ぞパフ）構成を小すブロックＭ、 第３［Ｙ］は、ページテーブルを例としたアクセ！、情
報管列（Ｔ・−プルの内容に示Ｊ−図、第＝ｑ ［５１
１＋ｔ、本実施例のｊ′シセス権管Ｊ！Ｉ］ｊ−−−プ
ルの内容を夙す図、 第５図は、本実施例の処理動作を説明するだめの処理フ
ローを示した図である。 図中、ｌ ゾロセラ１す、２７′クセス権判定回路、ｒ
３ アクセス権管理デープル、・１ アクセスキーＬ
’：／ノ、ツノ、：３ メモり、に 表示Ｖ、λ置１゜
代、［１１１人 弁理１ 秋［１！収喜第１図 Ｌ−、−−、、、、、、、、、、、−、、、、、−−−
一、、−−−−＝−−−−一−−−コ第２図 ７．１） ＼ 第３図 第４図 第５図
Claims (1)
- （１）プロセッサおよびメモリを有する電子計算機にお
ける、プロセッサとメモリの間でメモリアクセス保護制
御を行なうメモリアクセス保護装置であって、アドレス
に対応してメモリアクセスキーを格納しているアクセス
権管理テーブルと、現在走行しているプロセスのメモリ
アクセスキーを保持するアクセスキーレジスタと、アク
セス権管理テーブルとアクセスキーレジスタの内容を利
用してプロセッサから要求されたアドレスがアクセス可
能であるかを判定するアクセス権判定回路とを備えたこ
とを特徴とするメモリアクセス保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332645A JPH04199341A (ja) | 1990-11-29 | 1990-11-29 | メモリアクセス保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332645A JPH04199341A (ja) | 1990-11-29 | 1990-11-29 | メモリアクセス保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199341A true JPH04199341A (ja) | 1992-07-20 |
Family
ID=18257275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2332645A Pending JPH04199341A (ja) | 1990-11-29 | 1990-11-29 | メモリアクセス保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009042971A (ja) * | 2007-08-08 | 2009-02-26 | Panasonic Corp | リアルタイムウォッチ装置及びその方法 |
-
1990
- 1990-11-29 JP JP2332645A patent/JPH04199341A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009042971A (ja) * | 2007-08-08 | 2009-02-26 | Panasonic Corp | リアルタイムウォッチ装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU623146B2 (en) | Direct input/output in a virtual memory system | |
| JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
| EP0979456B1 (en) | Memory access protection | |
| JP2003330799A (ja) | アドレス変換に対する制限の使用によるアドレス指定可能なエンティティへのアクセスの制御 | |
| WO2003083672A1 (en) | System and method providing region-granular, hardware-controlled memory encryption | |
| JPH05257811A (ja) | メモリ管理装置 | |
| JPS6184755A (ja) | デ−タ処理システム | |
| JPH04199341A (ja) | メモリアクセス保護装置 | |
| JPS63240657A (ja) | 記憶保護装置 | |
| JP2843329B2 (ja) | バンク切換装置 | |
| JPS61195442A (ja) | 記憶保護装置 | |
| JPH0534042Y2 (ja) | ||
| JPH0752423B2 (ja) | デ−タ転送制御方式 | |
| JP3070056B2 (ja) | 情報処理装置 | |
| JPS60129860A (ja) | アドレス指定例外検出方式 | |
| JPS6054691B2 (ja) | 情報処理装置の記憶保護方式 | |
| JPH04326437A (ja) | 情報処理装置 | |
| JPH02285441A (ja) | キャッシュ制御装置 | |
| JPS6371749A (ja) | メモリ保護方式 | |
| JPH01140255A (ja) | メモリ保護方法 | |
| JPH02116939A (ja) | アドレス選択方式 | |
| JPH04199245A (ja) | 主記憶キー制御方法 | |
| JPS59208662A (ja) | リ−ドオンリ−メモリのアドレス数を拡張する回路 | |
| JPS62212852A (ja) | 記憶保護方式 | |
| JPH0480845A (ja) | 読み書き可能なｒｏｍ内蔵の集積回路装置 |