JPH04199559A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04199559A JPH04199559A JP2335413A JP33541390A JPH04199559A JP H04199559 A JPH04199559 A JP H04199559A JP 2335413 A JP2335413 A JP 2335413A JP 33541390 A JP33541390 A JP 33541390A JP H04199559 A JPH04199559 A JP H04199559A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- island
- recess
- width
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止型半導体装置に係り、特にリードフ
レームの形状に関するものである。
レームの形状に関するものである。
第3図は従来の半導体装置(以下半導体パッケージと略
称する)の構成を示す透視平面図、第4図は第3図の半
導体パッケージの断面図、第5図はコラ相流れ止め部の
拡大図である。図において、(])は半導体素子、(2
)はアイラン)・、(3)は電極、(4)はリード、(
5)はワイヤ、(6)は樹脂封止部本体、(7)はロウ
材、(8)は凹部である。
称する)の構成を示す透視平面図、第4図は第3図の半
導体パッケージの断面図、第5図はコラ相流れ止め部の
拡大図である。図において、(])は半導体素子、(2
)はアイラン)・、(3)は電極、(4)はリード、(
5)はワイヤ、(6)は樹脂封止部本体、(7)はロウ
材、(8)は凹部である。
次に動作について説明する。第3図において、半導体素
子(1)はアイランド(2)上に接合され、その縁部に
多数の電極(3)を有する。リ−1” (4+は半導体
素子(1)の周辺に設けられ、例えば金線なとのワイヤ
(5)によって電極(3)に接続される。樹脂封止部本
体(6)は内部リード(4)、ワイヤ(5)、アイラン
ド(2)及び半導体素子(])を樹脂封止する。
子(1)はアイランド(2)上に接合され、その縁部に
多数の電極(3)を有する。リ−1” (4+は半導体
素子(1)の周辺に設けられ、例えば金線なとのワイヤ
(5)によって電極(3)に接続される。樹脂封止部本
体(6)は内部リード(4)、ワイヤ(5)、アイラン
ド(2)及び半導体素子(])を樹脂封止する。
ロウ材(7)は、半導体素子(1)をアイランド(2)
に取り付けるためのものである。ここで、吊りり一トヘ
ワイヤリングする場合、吊りリードへのロウ材(7)の
流れ込みを防止するため凹部か(8)か設けられる。
に取り付けるためのものである。ここで、吊りり一トヘ
ワイヤリングする場合、吊りリードへのロウ材(7)の
流れ込みを防止するため凹部か(8)か設けられる。
この凹部(8)は、写真製版法等によって、リ−1・フ
レームの板厚の半分程度エツチングすることにより形成
されるか、多ビン化等により吊りリードの幅か小さくな
ると、第3図に示すように、凹部の周辺までエツチング
されるため、吊りリードの強度か小さくなる。このため
組立工程中に吊りリードか切断さることかある。
レームの板厚の半分程度エツチングすることにより形成
されるか、多ビン化等により吊りリードの幅か小さくな
ると、第3図に示すように、凹部の周辺までエツチング
されるため、吊りリードの強度か小さくなる。このため
組立工程中に吊りリードか切断さることかある。
従来の半導体装置は以上のように構成されているので、
多ビン化のため吊りリードの幅が小さくなって半田の流
れ止めの凹部を設けることか困難で、強度か低下し、組
立工程中に吊りリードか切断することかあるなとの問題
点があった。
多ビン化のため吊りリードの幅が小さくなって半田の流
れ止めの凹部を設けることか困難で、強度か低下し、組
立工程中に吊りリードか切断することかあるなとの問題
点があった。
この発明は、上記の問題を解決するためになされたもの
で、吊りリードの強度を低下させずに半田流れ止めを設
けたリードフレームを得ることを目的とする。
で、吊りリードの強度を低下させずに半田流れ止めを設
けたリードフレームを得ることを目的とする。
この発明に係る半導体パッケージは、多ピン化等により
、細くなる吊りリード部の凹部周辺の幅を凹部か設けら
れるように広くしたものである。
、細くなる吊りリード部の凹部周辺の幅を凹部か設けら
れるように広くしたものである。
この発明における半導体パッケージは、半田の流れ止め
の凹部を設ける位置周辺の吊りリード幅か広くしたので
リード幅の狭い吊りり−トに凹部を設けても充分な強度
か得られる。
の凹部を設ける位置周辺の吊りリード幅か広くしたので
リード幅の狭い吊りり−トに凹部を設けても充分な強度
か得られる。
以下、この発明の一実施例を図について説明する。第1
図において、(1)は半導体素子、(2)はり一ドフレ
ームのアイランド、(3)は半導体素子(1)に設けら
れた複数個の電極、(4)はリードフレームのり一トで
、アイランド(2)と接続されている。(5)は電極(
3)とリード(4)とを接続するワイヤ、(ア)はロウ
材で、半導体素子(1)をアイランド(2)に取り付け
るために使用されている。(8)はリード(4)の所定
の部分に設けられた凹部である。
図において、(1)は半導体素子、(2)はり一ドフレ
ームのアイランド、(3)は半導体素子(1)に設けら
れた複数個の電極、(4)はリードフレームのり一トで
、アイランド(2)と接続されている。(5)は電極(
3)とリード(4)とを接続するワイヤ、(ア)はロウ
材で、半導体素子(1)をアイランド(2)に取り付け
るために使用されている。(8)はリード(4)の所定
の部分に設けられた凹部である。
次に動作について説明する。第1図に示すものは、アイ
ランl’ (21と接続されたり一ト(4)すなわち吊
りり−1・に、アイランド(2)と近接した部分の幅を
り−1” f4+の幅よりも所定の値広く形成し、この
幅の広い部分に半田の流れ込む凹部(8)か構成されて
いるので、半導体素子(1)をアイランド(2)に取付
けるときに、流れたロウ材(7)か凹部(8)に収容さ
れる。ここて、凹部(8)を設けたリード(4)の幅は
、所定の幅に構成されているので所定の強度を備えてい
る。
ランl’ (21と接続されたり一ト(4)すなわち吊
りり−1・に、アイランド(2)と近接した部分の幅を
り−1” f4+の幅よりも所定の値広く形成し、この
幅の広い部分に半田の流れ込む凹部(8)か構成されて
いるので、半導体素子(1)をアイランド(2)に取付
けるときに、流れたロウ材(7)か凹部(8)に収容さ
れる。ここて、凹部(8)を設けたリード(4)の幅は
、所定の幅に構成されているので所定の強度を備えてい
る。
第2図はこの発明の他の実施例を示すものて、リード(
4)に設ける四部(8)を、アイランド(2)より所定
の距離をあけた箇所にリード(4)の幅を所定の幅に広
くして構成し、上記実施例と同様の動作を期待している
。
4)に設ける四部(8)を、アイランド(2)より所定
の距離をあけた箇所にリード(4)の幅を所定の幅に広
くして構成し、上記実施例と同様の動作を期待している
。
以上のようにこの発明によれば、凹部周辺のリード幅を
広くした事により、多ビンフレームにおいても強度のあ
る吊りリードか設けられるため、作業性の優れた半導体
装置か得られる効果かある。
広くした事により、多ビンフレームにおいても強度のあ
る吊りリードか設けられるため、作業性の優れた半導体
装置か得られる効果かある。
第1図及び第2図はこの発明の一実施例による半導体パ
ッケージのリードフレーム形状を表した斜視図、第3図
は従来の半導体パッケージの構成を示す透視平面図で、
第4図は第4図の半導体パッケージの断面図、第5図は
ロウ材流れ止め部の拡大図である。 図において、(1)は半導体素子、(2)はアイランド
、(3)は電極、(4)はリード、(5)はワイヤ、(
6)は樹脂封止部本体、(7)は半導体素子をアイラン
ドに取りつけるだめのロー材、(8)はロー材の流れ込
みを防止するための凹部である。 なお、図中、同一符号は同一、又は相当部分を示す。
ッケージのリードフレーム形状を表した斜視図、第3図
は従来の半導体パッケージの構成を示す透視平面図で、
第4図は第4図の半導体パッケージの断面図、第5図は
ロウ材流れ止め部の拡大図である。 図において、(1)は半導体素子、(2)はアイランド
、(3)は電極、(4)はリード、(5)はワイヤ、(
6)は樹脂封止部本体、(7)は半導体素子をアイラン
ドに取りつけるだめのロー材、(8)はロー材の流れ込
みを防止するための凹部である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体素子を搭載するアイランドとこのアイランド周辺
に配置され前記半導体素子の電極と金属細線を介して接
続される複数のリードと前記アイランドをフレーム枠に
支持する吊りリードと、その周辺部を樹脂封止するパッ
ケージ本体(6)とを備えた半導体装置において、前記
アイランド近傍の吊りリードに凹部を設けるとともに、
前記凹部周囲の吊りリード幅を所定の範囲広くした事を
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335413A JPH04199559A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335413A JPH04199559A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199559A true JPH04199559A (ja) | 1992-07-20 |
Family
ID=18288273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335413A Pending JPH04199559A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199559A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650360U (ja) * | 1992-03-12 | 1994-07-08 | 株式会社三井ハイテック | 半導体装置用リードフレーム |
| JPH0738044A (ja) * | 1993-07-16 | 1995-02-07 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
| EP2822031A3 (en) * | 2013-06-25 | 2015-06-10 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
-
1990
- 1990-11-28 JP JP2335413A patent/JPH04199559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650360U (ja) * | 1992-03-12 | 1994-07-08 | 株式会社三井ハイテック | 半導体装置用リードフレーム |
| JPH0738044A (ja) * | 1993-07-16 | 1995-02-07 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
| EP2822031A3 (en) * | 2013-06-25 | 2015-06-10 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021170678A (ja) | リードフレームおよび半導体装置 | |
| JPH04199559A (ja) | 半導体装置 | |
| JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JP2001345412A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| JPH04199551A (ja) | 半導体装置のリードフレーム | |
| EP0849794A1 (en) | Fine pitch lead frame | |
| JPS6141246Y2 (ja) | ||
| JPH02253650A (ja) | リードフレーム | |
| KR0147232B1 (ko) | 반도체용 패키지 | |
| JPH02213156A (ja) | 半導体フレーム | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPS62140444A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0529159U (ja) | 電子部品用リードフレームの構造 | |
| JPH01244654A (ja) | リードフレーム | |
| JPH02170454A (ja) | リードフレーム | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0547464Y2 (ja) | ||
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH04164357A (ja) | 半導体装置用リードフレーム | |
| JPH04258157A (ja) | リ−ドフレ−ム | |
| JPH04162466A (ja) | 半導体装置用リードフレーム |