JPH04199847A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法に関し、特に
良好な素子分離特性を得るだめの素子分離構造を有する
半導体装置と、その素子分離構造を効率よく形成するた
めの半導体装置の製造方法に関するものである。

〔従来の技術〕

従来でのこの種の素子間分離構造を有する半導体装置の
製造方法を第３図に示す。

図において、１１はシリコン基板、１２はシリコン基板
１１上に形成された酸化膜、１３は酸化膜１２上に形成
されたポリシリコン膜、１４はポリシリコン膜１３上に
形成された窒化膜、１５はエツチング時のマスクとなる
レジストパターン、１６はＰ型の不純物ドープ領域、１
７はフィールド酸化膜、１８はＭＯＳＦＥＴ部てゲート
電極２１、　　ｎ＋不純物が注入されたソース・ドレイ
ン領域２２及びゲート電極２１の表面を覆う酸化膜２１
から構成されている。１９はレジストサイズａ、２０は
フィールド酸化膜１７の幅すである。

次に製造方法について説明する。

まず基板１上に酸化膜１２．ポリシリコン膜１３、窒化
膜１４を順に積層する（第３図（ａ））。

そして幅ａ１７の開口部を有するレジストパターン１５
を設け、これをマスクとして窒化膜１４を所定のサイズ
にエツチングする。その後、レジストパターン１５と窒
化膜をマスクとしてＰ型不純物を注入して基板１内にＰ
型不純物ドープ領域１６を形成する（第３図（ｂ））。

そして露出したポリシリコン膜１３を酸化しフィールド
酸化膜１７を形成し、バーズビークか少ない素子間分離
構造を形成する（第３図（Ｃ））。

その後、窒化膜１４．ポリシリコン膜１３を除去し、フ
ィールド酸化膜１７により分離された基板上にゲート電
極２１を形成し、ゲート電極の上面及び側面に絶縁膜２
３を形成し、該絶縁膜２３及びフィールド酸化膜１７を
マスクとしてｎ＋型不純物を注入し、ソース・ドレイン
領域２２を形成し、ＭＯＳＦＥＴを形成する（第３図（
ｄ））。

〔発明か解決しようとする課題〕

しかしながら、上記の第３図（ｄ）に示す従来装置およ
びその第３図（ａ）〜（ｄ）に示す一連の製造方法には
次のような問題点かあった。

すなわち、酸化膜１２の膜厚か厚くなると、フィールド
酸化膜１７のバーズビークかとんとん横方向に伸び、活
性領域が狭くなってしまうという問題点である。

この発明は上記のような問題点を解消するためになされ
たもので、バーズビークか少なく、良好な素子分離特性
を得ることができる素子分離構造を有する半導体装置、
さらにはバーズビークが少ない素子分離構造を効率よく
形成することが可能な半導体装置の製造方法を提供する
ことを目的とする。

〔課題を解決するための手段〕

本発明に係る半導体装置は、半導体の基板の主面上にお
いて、活性領域を包囲して全周にわたって略均一な高さ
で形成され、この活性領域を他と分離絶縁する素子分離
絶縁層の幅か該絶縁層形成時のマスクとなる絶縁膜の開
口幅と等しいことを特徴とするものである。

また、本発明に係る半導体装置の製造方法は、半導体基
板の主面上に、第１の絶縁膜を形成する工程と、上記第
１の絶縁膜の所定の位置でエツチングし、開口部を形成
する工程と、第１の絶縁膜のエツチングにより表面に露
出した基板上に、シリコン膜を形成する工程と、第１の
絶縁膜をマスクとして上記シリコン膜を酸化し、素子分
離絶縁膜を形成する工程とを備えたことを特徴とするも
のである。

〔作用〕

この発明の半導体装置においては、分離絶縁膜の幅かこ
れを形成するための絶縁膜の開口サイズとなるので、絶
縁膜の開口サイズを所定のサイズに予め設定することに
より、設計通りの一基板上に活性領域と分離領域か形成
される。

この発明の半導体装置の製造方法においては、素子分離
絶縁膜形成のだめの酸化を行うシリコン膜を、窒化膜の
開口部に露出した基板上に形成するため、分離絶縁膜の
バーズビークか窒化膜によって抑制され、分離絶縁膜幅
は窒化膜の開口サイズに形成される。

〔実施例〕

以下、この発明に係る半導体装置およびその製造方法の
一実施例につき、第１図および第２図を用いて説明する
。

第１図は、この発明の一実施例による半導体装置の概要
構成を模式的に示す断面図であり、図において、ｌはシ
リコン基板などの半導体基板、２は素子分離のためのＰ
＋不純物ドープ領域、３は素子分離のだめの絶縁膜、４
はゲート酸化膜、５はゲート電極、６はゲート電極５の
表面を覆う絶縁膜、７はｎ１不純物ドープ領域でＭＯＳ
ＦＥＴのソース・ドレイン領域である。

また第２図（ａ）ないしく母は第１図の半導体装置の主
要な製造工程を順次模式的に示す断面図であり、図にお
いて、第１図と同一符号は同一部分を示し、８は基板１
上に形成した窒化膜、９は窒化膜８上に形成した酸化膜
、１５は開口部ａ３０を有するレジストパターン、１０
は多結晶シリコン膜、２５は平坦化のためのレジストで
ある。

以下、製造方法を工程順に説明する。

まずシリコン半導体基板１上に例えばＣＶＤ法によって
、２０００人程度０窒化膜８．１０００人程度０酸化膜
９を順次積層形成する（第２図（ａ））。

次に全面にレジスト１５を塗布し、所定のサイズの開口
部幅ａ３０を有するようにレジスト１５を加工し、該レ
ジスト１５をマスクとして窒化膜２と酸化膜３を異方性
エツチングによって加工する。そして露出した基板にボ
ロン（Ｂ）イオンなどのＰ型不純物を導入しＰ＋型不純
物ドープ領域２を形成する（第２図（ｂ））。

次にレジスト１５の除去後、例えばＣＶＤ法によって全
面に１０００人程度０酸結晶シリコン１０を形成し、さ
らに、その上に表面を平坦化するための平坦化レジスト
２５を塗布する（第２図（Ｃ））。

そしてレジスト６と多結晶シリコン５を所定の厚さまで
エッチバックした後、酸化膜９をエツチング除去する（
第２図（ｄ））。

次に残存している多結晶シリコン１０を熱酸化法により
酸化し、分離酸化膜３を形成する（第２図（ｅ））。こ
の両隣りにある窒化膜により、酸化膜３のバーズビーク
は抑制される。

次にウェットエツチングによって酸化膜８をエツチング
し、よりなだらかな形状にする（第２図（ｆ））。

そして残存している窒化膜８を除去し、分離酸化膜３に
より分離された素子形成領域の基板表面に薄い酸化膜４
を形成後、ゲート電極５を形成し、さらにゲート電極５
の表面を覆うように絶縁膜６を設ける。その後、ソース
・ドレイン領域となる基板表面の絶縁膜４を除去後、全
面にｎ型不純物を注入し、ゲート電極５の両側の基板内
にｎ”　１２不純物かドープされたソース・トレイン領
域７を形成する。これにより、ＭＯＳＦＥＴを形成する
。

ここで第２図（ｂ）の工程で形成したフィールド領域の
レジスト開口サイズａ３０と第２図（ｇ）の工程で形成
したフィールド酸化膜（分離酸化膜）の幅ｂ４０との関
係はａ≧ｂとなる、これは上述のようにフィールド酸化
膜の形成のための熱酸化時に酸化すべき多結晶シリコン
１０の両隣りには窒化膜８か存在しているため、バーズ
ビークか伸びないからである。

このように本実施例では、分離領域幅を決定する窒化膜
８のエツチング領域の基板上にのみポリシリコン膜１０
を形成しているため、分離酸化膜のバーズビークは窒化
膜８に抑制され、窒化膜８の開ロサイズａ３０以上には
横方向に伸びない。

よって最初に設定した所定のサイズａ３０あるいはそれ
以内に素子分離領域３の輻ｂ４０を形成できる。

なお、上記実施例において、多結晶シリコンｌＯを酸化
して分離絶縁膜３としたか、多結晶シリコンに限らずシ
リコンエピタキシャル膜、あるいはアモルファスシリコ
ン膜等を用いてもよい。

また上記実施例では、多結晶シリコン１ｏを窒化膜８の
エツチング後、露出した基板上に全面デポし、平坦化レ
ジスト２５を設はレジストエッチバックにより窒化膜８
の開口部にのみ多結晶シリコン１０を残すようにしてい
るか、選択的成長させて窒化膜８の開口部にのみ多結晶
やシリコンエピ膜、アモルファスシリコン膜等を設ける
ように　　・してもよい。

〔発明の効果〕

以上のように、この発明によれば、素子分離領域の分離
絶縁膜の幅か該酸化膜形成のためのマスクとしての窒化
膜の開口幅によって規定されるので、バーズビークのな
い分離絶縁膜の形成か可能となり、設計通りに再現性よ
く活性領域と分離領域を一基板上に形成できるという効
果かある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の概要構
成を模式的に示す断面図、第２図（ａ）〜（ｇ）は同上
半導体装置の主要な製造工程を順次模式的に示す断面図
、第３図は従来例による半導体装置の概要構成を模式的
に示す断面図である。 図において、１は半導体基板、２は分離不純物注入層、
３は分離絶縁膜、４はゲート酸化膜、５はゲート電極、
６は絶縁膜、７はｎ１不純物ドープ領域、８は窒化膜、
９は酸化膜、１０は多結晶シリコン、１５はレジスト、
３０はレジストの開口サイズａ、２５は平坦化レジスト
、４０は分離絶縁膜の幅すである。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の主面上において、活性領域を包囲し
   て全周にわたって略均一な高さで形成され、この活性領
   域を他と分離絶縁する素子分離絶縁層を有する半導体装
   置において、 該分離絶縁層を形成するためのマスクとなる絶縁膜の開
   口幅と素子分離絶縁層の幅とが同じであることを特徴と
   する半導体装置。
2. （２）半導体基板の主面上に素子分離領域を有する半導
   体装置の製造方法において、 基板上に第１の絶縁膜を形成する工程と、 該第１の絶縁膜をエッチングし、上記素子分離領域に相
   当する部分に開口部を形成する工程と、上記第１の絶縁
   膜のエッチング除去により露出した基板表面にシリコン
   膜を形成する工程と、上記第１の絶縁膜をマスクとして
   該シリコン膜を酸化し、基板表面に素子分離酸化膜を形
   成する工程とを含むことを特徴とする半導体装置の製造
   方法。