JPH04200088A - ヘテロダイン信号自動検出装置 - Google Patents
ヘテロダイン信号自動検出装置Info
- Publication number
- JPH04200088A JPH04200088A JP2333844A JP33384490A JPH04200088A JP H04200088 A JPH04200088 A JP H04200088A JP 2333844 A JP2333844 A JP 2333844A JP 33384490 A JP33384490 A JP 33384490A JP H04200088 A JPH04200088 A JP H04200088A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- comparator
- counter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、標準映像信号と時間軸変動を有したヘテロゲ
イン信号とを同時に扱うフレームシンクロナイザや、タ
イムベースコレクタ等に利用するヘテロダイン自動検出
装置に関する。
イン信号とを同時に扱うフレームシンクロナイザや、タ
イムベースコレクタ等に利用するヘテロダイン自動検出
装置に関する。
従来の技術
従来、この種のヘテロダイン自動検出回路は入力信号の
バースト信号とコンポジットシンク信号により標準NT
SC信号とヘテロゲイン信号との差をアンプを通して取
り出し、コンパレータ、積分器を介してパルスに変換し
、モノマルチバイブレータにより波形成形することで、
判別信号を作っていた。
バースト信号とコンポジットシンク信号により標準NT
SC信号とヘテロゲイン信号との差をアンプを通して取
り出し、コンパレータ、積分器を介してパルスに変換し
、モノマルチバイブレータにより波形成形することで、
判別信号を作っていた。
第4図は従来のへテロダイン自動検出装置の構成を示し
ている。第4図において、■は映像信号のクロマ信号と
BFパルスを人力して映像信号からバースト信号を検波
して出力する演算増幅器(以下、OPアンプと称する)
、2はこの○Pアンプ1の出力をインバータ1aにより
反転した反転信号とコンポジットシンク信号とBFパル
スとを入力して、標準NTSC信号の時は一定した出力
を出力し、ヘテロダイン信号の時は不連続なパルスを出
力するゲートである。
ている。第4図において、■は映像信号のクロマ信号と
BFパルスを人力して映像信号からバースト信号を検波
して出力する演算増幅器(以下、OPアンプと称する)
、2はこの○Pアンプ1の出力をインバータ1aにより
反転した反転信号とコンポジットシンク信号とBFパル
スとを入力して、標準NTSC信号の時は一定した出力
を出力し、ヘテロダイン信号の時は不連続なパルスを出
力するゲートである。
また、■bはJ端子にコンポジットシンク信号を直接入
力するとともに、インバータICを通してに端子を入力
し、T端子にバーストパルスを入力し、かつQ端子から
出力をゲー)1d(NANゲート)の第1入力端に出力
するJ−にフリップ・フロップ(以下、J−K FF
という)である。
力するとともに、インバータICを通してに端子を入力
し、T端子にバーストパルスを入力し、かつQ端子から
出力をゲー)1d(NANゲート)の第1入力端に出力
するJ−にフリップ・フロップ(以下、J−K FF
という)である。
ゲー)1dの第2入力端には、インバータ1eを通して
、ゲートパルスを入力するようにしている。
、ゲートパルスを入力するようにしている。
3はゲート1dの出力とゲート2の出力を入力して、ジ
ッタを含むヘテロゲイン信号の時ゲート2の出力のレベ
ルを増幅する○Pアンプ、4はOPアンプ3の出力を所
定の基準電圧v1.v2と比較してパルスを出力するコ
ンパレータである。
ッタを含むヘテロゲイン信号の時ゲート2の出力のレベ
ルを増幅する○Pアンプ、4はOPアンプ3の出力を所
定の基準電圧v1.v2と比較してパルスを出力するコ
ンパレータである。
5はコンパレータ4の出力を抵抗R1,コンデンサC1
からなる積分回路を経て、所定の電圧レベルでスライス
パルス列を形成するOPアンプ、6は○Pアンプ5の出
力を入力して波形成形するモノマルチバイブレータ、7
はバッファ、8は判別信号を出力するゲート(インバー
タによる)である。
からなる積分回路を経て、所定の電圧レベルでスライス
パルス列を形成するOPアンプ、6は○Pアンプ5の出
力を入力して波形成形するモノマルチバイブレータ、7
はバッファ、8は判別信号を出力するゲート(インバー
タによる)である。
次に上記従来例の動作について、第5図(a)〜第5図
(j)の波形図を参照して説明する。第4図のa点〜j
点にはこの第5図(a)〜第5図(j)の波形が現れる
。
(j)の波形図を参照して説明する。第4図のa点〜j
点にはこの第5図(a)〜第5図(j)の波形が現れる
。
第5図(a)に示す映像信号(クロマ信号)とBFパル
スがOPアンプ1に入力されると、このOPアンプ1に
より、バースト部分のみ検波され、OPアンプ1の出力
端のb点には、第5図(b)に示すような信号が出力さ
れる。
スがOPアンプ1に入力されると、このOPアンプ1に
より、バースト部分のみ検波され、OPアンプ1の出力
端のb点には、第5図(b)に示すような信号が出力さ
れる。
このoPアンプ1の出力はインバータ1aを通してゲー
ト2に加えられる。このゲート2には、コンポジットシ
ンク信号およびBFパルスも加えられ、これらの信号の
論理和をとって、ゲート2の出力端の6点には、第5図
(C)の実線のパルスのように、標準NTSC信号の時
は一定出力が、またへテロダイン信号の時は第5図(c
)の波線で示すような不連続なパルスとなって出力され
、さらにOPアンプ3の(−)入力端に加えられる。こ
の○Pアンプ3の(+)入力端には、所定の基準電圧が
加えられている。
ト2に加えられる。このゲート2には、コンポジットシ
ンク信号およびBFパルスも加えられ、これらの信号の
論理和をとって、ゲート2の出力端の6点には、第5図
(C)の実線のパルスのように、標準NTSC信号の時
は一定出力が、またへテロダイン信号の時は第5図(c
)の波線で示すような不連続なパルスとなって出力され
、さらにOPアンプ3の(−)入力端に加えられる。こ
の○Pアンプ3の(+)入力端には、所定の基準電圧が
加えられている。
一方、J−K FF1bの1点に加えられるコンポジ
ットシンク信号がrHJレベルの時には、T端に入力さ
れるバーストパルスによって端子QがrHJレヘレベな
り、J端が「L」レベルの時には、T端子に入力するバ
ーストパルスによって端子Qが「L」レベルとなり、こ
のT−K FF1bの端子Qに現れる出力とインバー
タ1eを通したバーストパルスとをゲート1dでアンド
をとり、ゲー)1dの出力端のd点には、第5図(d)
に示すような信号が現れる。この信号も上記oPアンプ
3の(−)入力端に加えられる。
ットシンク信号がrHJレベルの時には、T端に入力さ
れるバーストパルスによって端子QがrHJレヘレベな
り、J端が「L」レベルの時には、T端子に入力するバ
ーストパルスによって端子Qが「L」レベルとなり、こ
のT−K FF1bの端子Qに現れる出力とインバー
タ1eを通したバーストパルスとをゲート1dでアンド
をとり、ゲー)1dの出力端のd点には、第5図(d)
に示すような信号が現れる。この信号も上記oPアンプ
3の(−)入力端に加えられる。
これにより、OPアンプ3の(−)入力端のe点には第
5図(e)に示すような信号が得られる。
5図(e)に示すような信号が得られる。
この第5図(e)に示す信号をOPアンプ3の(−)入
力端に加えることにより、○Pアンプ3はヘテロゲイン
信号の時の振れをアンプする。この○Pアンプ3より出
力され、出力端のf点に現れる第4図(f)に示す信号
をコンパレータ4により、ある電圧で比較を行い、その
出力端の9点には、第5図(g)に示すようなパルスと
して出力する。
力端に加えることにより、○Pアンプ3はヘテロゲイン
信号の時の振れをアンプする。この○Pアンプ3より出
力され、出力端のf点に現れる第4図(f)に示す信号
をコンパレータ4により、ある電圧で比較を行い、その
出力端の9点には、第5図(g)に示すようなパルスと
して出力する。
さらに、このコンパレータ4の出力は抵抗R1とコンデ
ンナC1とによる積分回路で積分を行って、OPアンプ
5の(+)入力端のh点には、第5図(h)に示すよう
な積分電圧が印加される。
ンナC1とによる積分回路で積分を行って、OPアンプ
5の(+)入力端のh点には、第5図(h)に示すよう
な積分電圧が印加される。
この積分電圧はOPアンプ5によりある電圧でスライス
してOPアンプ5の出力端のi点には、第5図(i)に
示すようなパルス列を作り出し、モノマルチバイブレー
タ6のB端子に入力することにより波形成形し、モノマ
ルチバイブレータ6の端子Q側の1点には、第5図(j
)に示すような信号が得られる。
してOPアンプ5の出力端のi点には、第5図(i)に
示すようなパルス列を作り出し、モノマルチバイブレー
タ6のB端子に入力することにより波形成形し、モノマ
ルチバイブレータ6の端子Q側の1点には、第5図(j
)に示すような信号が得られる。
このモノマルチバイブレータ6の出力信号はバッファ7
、ゲート8を通して判別信号を得ている。
、ゲート8を通して判別信号を得ている。
このように、上記従来のヘテロゲイン信号自動検出装置
でも、標準NTSC信号かジッタを含むヘテロゲイン信
号かを区別することができる。
でも、標準NTSC信号かジッタを含むヘテロゲイン信
号かを区別することができる。
発明が解決しようとする課題
しかしながら、上記従来のヘテロゲイン信号自動検出装
置では、バーストパルスを抜き出す回路や制御パルスが
必要となり、回路が複雑かつコスト的にも高くなってし
まう。
置では、バーストパルスを抜き出す回路や制御パルスが
必要となり、回路が複雑かつコスト的にも高くなってし
まう。
また、ノイズを含んだ信号等に対しては、第3図のOP
アンプ1.ゲー)2.OPアンプ3の回路が動作し、判
別を誤ることにもなる。
アンプ1.ゲー)2.OPアンプ3の回路が動作し、判
別を誤ることにもなる。
本発明はこのような従来の問題を解決するものであり、
回路構成が簡単かつ安価にできるとともに、標準NTS
C信号とノイズ等を含んだヘテロゲイン信号に対しても
正確に検出でき、判別を誤ることのない優れたヘテロダ
イン自動検出装置を提供することを目的とするものであ
る。
回路構成が簡単かつ安価にできるとともに、標準NTS
C信号とノイズ等を含んだヘテロゲイン信号に対しても
正確に検出でき、判別を誤ることのない優れたヘテロダ
イン自動検出装置を提供することを目的とするものであ
る。
課題を解決するための手段
本発明は上記目的を達成するために、映像信号中のバー
ストにロックしたカラークロックと水平同期信号にロッ
クしたモノクロツクを所定分周比で分周するカウンタと
、このカウンタの出力を位相比較するコンパレータとを
設け、カラークロックとモノクロツクをカウンタで分周
したカウンタの出力をコンパレータで位相比較し、位相
の一致の有無から標準NTSC信号とジッタを含むヘテ
ロゲインかを判別するようにしたものである。
ストにロックしたカラークロックと水平同期信号にロッ
クしたモノクロツクを所定分周比で分周するカウンタと
、このカウンタの出力を位相比較するコンパレータとを
設け、カラークロックとモノクロツクをカウンタで分周
したカウンタの出力をコンパレータで位相比較し、位相
の一致の有無から標準NTSC信号とジッタを含むヘテ
ロゲインかを判別するようにしたものである。
作用
したがって、本発明によれば、カラークロックとモノク
ロツクの位相差を検出することによって、標準N T
S C信号かヘテロゲイン信号かを自動的に検出するこ
とができ、誤判別を防止できるという効果を有する。
ロツクの位相差を検出することによって、標準N T
S C信号かヘテロゲイン信号かを自動的に検出するこ
とができ、誤判別を防止できるという効果を有する。
実施例
第1図は本発明の一実施例の構成を示すものである。第
1図において、11はカウンタで、映像信号中のバース
トにロックしたカラークロックと水平同期信号にロック
したモノクロツクとを入力してN分周して出力するもの
である。
1図において、11はカウンタで、映像信号中のバース
トにロックしたカラークロックと水平同期信号にロック
したモノクロツクとを入力してN分周して出力するもの
である。
12はこのカウンタ11から出力される二つのクロック
、すなわち、N分周されたカラークロックとモノクロツ
クとを人力して位相比較するコンパレータ、13はこの
コンパレータ12の出力を積分して直流電圧に変換する
アクティブフィルタ回路であり、抵抗133〜13d1
コンデンサ13e、13f、’)ランジスタ13g、1
3hにより構成されている。
、すなわち、N分周されたカラークロックとモノクロツ
クとを人力して位相比較するコンパレータ、13はこの
コンパレータ12の出力を積分して直流電圧に変換する
アクティブフィルタ回路であり、抵抗133〜13d1
コンデンサ13e、13f、’)ランジスタ13g、1
3hにより構成されている。
上記)・ランジスタ13gのベースは抵抗13a、13
bを介してコンパレータ12の出力端に接続され、°か
つコンデンサ13fを介してアースされ、トランジスタ
13hのベースはコンデンサ13eを介して抵抗13a
と13bとの接続点に接続されている。
bを介してコンパレータ12の出力端に接続され、°か
つコンデンサ13fを介してアースされ、トランジスタ
13hのベースはコンデンサ13eを介して抵抗13a
と13bとの接続点に接続されている。
すなわち、トランジスタ13gのベースには、抵抗13
bとコンデンサ13fによる積分回路の出力が人力され
、トランジスタ13hのベースには、抵抗13aとコン
デンサ13eの積分回路の出力が入力されるようになっ
ている。
bとコンデンサ13fによる積分回路の出力が人力され
、トランジスタ13hのベースには、抵抗13aとコン
デンサ13eの積分回路の出力が入力されるようになっ
ている。
トランジスタ13gのエミッタは抵抗13cを介して−
VCCの電源に接続され、かつトランジスタ13hのベ
ースに接続されている。
VCCの電源に接続され、かつトランジスタ13hのベ
ースに接続されている。
トランジスタ13gのコレクタは電源+Vccに接続さ
れ、トランジスタ13hのエミッタはアースされ、コレ
クタは抵抗13(lを介して+VCCの電源に接続され
ている。
れ、トランジスタ13hのエミッタはアースされ、コレ
クタは抵抗13(lを介して+VCCの電源に接続され
ている。
また、14は基準電圧v1.v2とアクティブフィルタ
回路13の出力とを比較するコンパレータ、15はコン
パレータ14の出力からパルス列を得るFF、16はこ
のFF15の出力の波形成形を行うモノマルチバイブレ
ータ、17はこのモノマルチバイブレータ16の出力を
人力して、ヒステリシスを持たせて判別信号を出力する
ゲートである。
回路13の出力とを比較するコンパレータ、15はコン
パレータ14の出力からパルス列を得るFF、16はこ
のFF15の出力の波形成形を行うモノマルチバイブレ
ータ、17はこのモノマルチバイブレータ16の出力を
人力して、ヒステリシスを持たせて判別信号を出力する
ゲートである。
次に上記実施例の動作について、第2図および第3図の
波形図を参照して説明する。第2図(a)〜第2図(h
)は第1図のa点〜h点の波形を示し、第3図(a)〜
第3図(d)の波形はカラークロックとモノクロツクの
位相が一致した場合の第1図のa点〜d点の波形を示す
。
波形図を参照して説明する。第2図(a)〜第2図(h
)は第1図のa点〜h点の波形を示し、第3図(a)〜
第3図(d)の波形はカラークロックとモノクロツクの
位相が一致した場合の第1図のa点〜d点の波形を示す
。
第1図の実施例は標準NTSC信号かあるいはジッタを
含んだヘテロダイン信号かを判別するものであり、映像
信号中のバーストにロックしたカラークロツクと水平同
期信号にロックしたモノクロツクがカウンタ11に入力
され、二〇カウンタ11でそれぞれN分周して、第2図
(a)に示すようなカラークロックと、第2図(b)に
示すようなモノクロツクが第1図のa点、b点に現れる
。
含んだヘテロダイン信号かを判別するものであり、映像
信号中のバーストにロックしたカラークロツクと水平同
期信号にロックしたモノクロツクがカウンタ11に入力
され、二〇カウンタ11でそれぞれN分周して、第2図
(a)に示すようなカラークロックと、第2図(b)に
示すようなモノクロツクが第1図のa点、b点に現れる
。
このノlラークロックとモノクロツクはコンパレータ1
2に入力され、そこで位相比較され、その比較の結果が
出力端の0点において、第2図(c)に示すように出力
される。
2に入力され、そこで位相比較され、その比較の結果が
出力端の0点において、第2図(c)に示すように出力
される。
このコンパレータ12の出力はアクティブフィルタ回路
13に人力され、抵抗13aとコンデンサ13eによる
積分回路で積分されてトランジスタ13hのベースに加
えられるとともに、抵抗13bとコンデンサ13fとに
よる積分回路で積分されてトランジスタ13gのベース
に加えられ、このトランジスタ13[1+の出力をトラ
ンジスタ13hに加えることにより、トランジスタ13
hのコレクタのd点には、第2図(d)に示す波形が得
られる。
13に人力され、抵抗13aとコンデンサ13eによる
積分回路で積分されてトランジスタ13hのベースに加
えられるとともに、抵抗13bとコンデンサ13fとに
よる積分回路で積分されてトランジスタ13gのベース
に加えられ、このトランジスタ13[1+の出力をトラ
ンジスタ13hに加えることにより、トランジスタ13
hのコレクタのd点には、第2図(d)に示す波形が得
られる。
こ二で、標準信号の時はカラークロックとモノクロツク
との位相が一致しているので、カウンタ11の出力端の
a点のカラークロックは第3図(a)に示す波形となり
、カウンタ11の出力端のb点のモノクロツクは第3図
(b)に示す波形となり、コンパレータ12の出力端の
0点の波形は第3図(c)のようになり、アクティブフ
ィルタ回路13の出力端のd点に現れる出力は第3図(
cl)に示すように、ある電圧で固定となる。
との位相が一致しているので、カウンタ11の出力端の
a点のカラークロックは第3図(a)に示す波形となり
、カウンタ11の出力端のb点のモノクロツクは第3図
(b)に示す波形となり、コンパレータ12の出力端の
0点の波形は第3図(c)のようになり、アクティブフ
ィルタ回路13の出力端のd点に現れる出力は第3図(
cl)に示すように、ある電圧で固定となる。
一方、時間軸変動を有するヘテロダイン信号の時は、カ
ラークロックとモノクロツクの位相が一致しないので、
アクティブフィルタ回路13の出力はすでに第2図(c
l)で述べたように、時間とともに変化する出力となる
。
ラークロックとモノクロツクの位相が一致しないので、
アクティブフィルタ回路13の出力はすでに第2図(c
l)で述べたように、時間とともに変化する出力となる
。
このアクティブフィルタ回路13の出力をコンパレータ
14に加えて、このコンパレータ14である電圧v1.
v2でスライスし、セット、リセットパルスとしてコン
パレータ14の出力端の0点、f点にそれぞれ第2図(
e)、第2図(f)に示すような信号を取り出す。
14に加えて、このコンパレータ14である電圧v1.
v2でスライスし、セット、リセットパルスとしてコン
パレータ14の出力端の0点、f点にそれぞれ第2図(
e)、第2図(f)に示すような信号を取り出す。
二のコンパレータ14の出力信号をセット、リセットパ
ルスとして、FF15に加えることにより、二のFF1
5の出力端の9点には、第2図(g)に示すようなパル
ス列に変換した出力が得られるが、標準信号の時は、出
力は「H」レベルまたはrLJレベルの固定となる。
ルスとして、FF15に加えることにより、二のFF1
5の出力端の9点には、第2図(g)に示すようなパル
ス列に変換した出力が得られるが、標準信号の時は、出
力は「H」レベルまたはrLJレベルの固定となる。
この第2図(g)に示すFF15の出力信号はモノマル
チバイブレータ16に人力され、そこで波形成形し、こ
のモノマルチバイブレーク16の出力端のh点には、第
2図(h)に示すような出力が現われ、このモノマルチ
バイブレータ16の出力は、ゲート17でヒステリシス
を持たせて判別信号として出力する。
チバイブレータ16に人力され、そこで波形成形し、こ
のモノマルチバイブレーク16の出力端のh点には、第
2図(h)に示すような出力が現われ、このモノマルチ
バイブレータ16の出力は、ゲート17でヒステリシス
を持たせて判別信号として出力する。
この場合、モノマルチバイブレーク16の時数を大きく
すると、その出力は第2図(h)の破線に示すような出
力がモノマルチバイブレータ16から出力される。
すると、その出力は第2図(h)の破線に示すような出
力がモノマルチバイブレータ16から出力される。
このように、上記実施例では、カラークロックとモノク
ロツクをカウンタ11でN分周した基本クロックを用い
て、コンパレータ12で位相比較することで、簡単に標
準NTSC信号かあるいはシックを含んだヘテロゲイン
信号かを判別することができるだけでなく、アクティブ
フィルタ回路13やコンパレータ14により標準NTS
C信号と比較的ノイズ等を含んだヘテロダイン信号に対
しても誤判定をすることなく安定な自動検出が可能とな
る。
ロツクをカウンタ11でN分周した基本クロックを用い
て、コンパレータ12で位相比較することで、簡単に標
準NTSC信号かあるいはシックを含んだヘテロゲイン
信号かを判別することができるだけでなく、アクティブ
フィルタ回路13やコンパレータ14により標準NTS
C信号と比較的ノイズ等を含んだヘテロダイン信号に対
しても誤判定をすることなく安定な自動検出が可能とな
る。
発明の効果
本発明は上記実施例より明らかなように、映像信号中の
バーストにロックしたカラークロックと水平同期信号に
「トンクしたモノクロツクをカウンタでN分周して、そ
の出力をコンパレータで比較し、標準NTSC信号かあ
るいは時間軸変動を有するいわゆるビデオテープレコー
ダなとのジッタを含むヘテロゲイン信号かの判定を自動
的に検出するようにしたものであり、標準NTSC信号
とヘテロゲイン信号とを確実に判別できるとともに、回
路構成も簡略にでき、コストダウンが可能となる。
バーストにロックしたカラークロックと水平同期信号に
「トンクしたモノクロツクをカウンタでN分周して、そ
の出力をコンパレータで比較し、標準NTSC信号かあ
るいは時間軸変動を有するいわゆるビデオテープレコー
ダなとのジッタを含むヘテロゲイン信号かの判定を自動
的に検出するようにしたものであり、標準NTSC信号
とヘテロゲイン信号とを確実に判別できるとともに、回
路構成も簡略にでき、コストダウンが可能となる。
また、標準NTSC信号とヘテロゲイン信号の判別信号
を使用することによりタイムベース回路を自動的に動作
させることができるという効果を有する。
を使用することによりタイムベース回路を自動的に動作
させることができるという効果を有する。
第1図は本発明の一実施例におけるヘテロゲイン自動検
出装置の回路図、第2図(a)ないし第2図(h)およ
び第3図(2)ないし第3図(d)は同装置における各
部の波形図、第4図は従来のヘテロゲイン信号自動検出
装置の回路図、第5図(a)ないし第5図(j)は第4
図のヘテロゲイン信号自動検出装置の各部波形図である
。 11・・・カウンタ、12.14・・・コンパレータ、
13・・・アクティブフィルタ回路、15・・・フリッ
プ・70ツブ、16・・・モノマルチバイブレータ、1
7・・・ゲート。 代理人の氏名 弁理士 小鍜治 明 ばか2名と 区 1 2 7 で ω に (社)
二司 +OCJ”Q ω
−a区 ば)
出装置の回路図、第2図(a)ないし第2図(h)およ
び第3図(2)ないし第3図(d)は同装置における各
部の波形図、第4図は従来のヘテロゲイン信号自動検出
装置の回路図、第5図(a)ないし第5図(j)は第4
図のヘテロゲイン信号自動検出装置の各部波形図である
。 11・・・カウンタ、12.14・・・コンパレータ、
13・・・アクティブフィルタ回路、15・・・フリッ
プ・70ツブ、16・・・モノマルチバイブレータ、1
7・・・ゲート。 代理人の氏名 弁理士 小鍜治 明 ばか2名と 区 1 2 7 で ω に (社)
二司 +OCJ”Q ω
−a区 ば)
Claims (1)
- 映像信号中のバーストにロックしたカラークロックと水
平同期信号にロックしたモノクロックを所定分周比で分
周するカウンタと、このカウンタで分周したカラークロ
ックとモノクロックとの位相を比較する第1のコンパレ
ータと、このコンパレータの出力を積分して直流電圧に
変換するアクティブフィルタ回路と、このアクティブフ
ィルタ回路の出力電圧を所定のレベルと比較する第2の
コンパレータと、この第2のコンパレータの出力をパル
ス列に変換した後波形成形し判別信号を作り出す手段と
を備えたヘテロダイン信号自動検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333844A JPH04200088A (ja) | 1990-11-29 | 1990-11-29 | ヘテロダイン信号自動検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333844A JPH04200088A (ja) | 1990-11-29 | 1990-11-29 | ヘテロダイン信号自動検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04200088A true JPH04200088A (ja) | 1992-07-21 |
Family
ID=18270580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333844A Pending JPH04200088A (ja) | 1990-11-29 | 1990-11-29 | ヘテロダイン信号自動検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04200088A (ja) |
-
1990
- 1990-11-29 JP JP2333844A patent/JPH04200088A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606053A (en) | Bi-phase decoder | |
| JPS62143594A (ja) | 同期スライサ | |
| JPH04200088A (ja) | ヘテロダイン信号自動検出装置 | |
| US6529248B1 (en) | Method and apparatus for improved signal restoration | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| JPS5913484A (ja) | カラ−映像信号処理回路 | |
| JPH0763190B2 (ja) | ビデオ信号処理装置 | |
| JPH0218636B2 (ja) | ||
| JPS6244470B2 (ja) | ||
| JPH0335675A (ja) | ビデオ信号のpll回路 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JPH01265740A (ja) | ビット同期方式 | |
| JPH05167881A (ja) | 入力信号エラー検出回路 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| JPS605095B2 (ja) | Pll回路の安定化時間の短縮方法 | |
| KR930005607Y1 (ko) | Vtr에서의 재생 영상신호 유,무 판별회로 | |
| JPS6059785B2 (ja) | テレビジョン信号検出装置 | |
| JPS62190972A (ja) | フレ−ム同期信号検出回路 | |
| JPH0219026A (ja) | シリアルデータ再生回路装置 | |
| JPH07302072A (ja) | 耐ノイズ,高速引込形ディスプレイ用位相同期回路 | |
| JPH0127635B2 (ja) | ||
| JPS6098971U (ja) | 同期検出回路 | |
| JPH0415677B2 (ja) | ||
| JPS61281781A (ja) | 映像信号検出回路 |