JPH0219026A - シリアルデータ再生回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、クロック信号とデータ信号とが規則正しい周
期で合成されるシリアル合成信号からクロック信号とデ
ータ信号とを分離し、再生するシリアルデータ再生回路
装置に関する。

［従来の技術とその課題］ クロック信号とデータ信号とが規則正しい周期で合成さ
れるシリアル合成信号は、従来発振器が出力する基準ク
ロック信号とカウンタから出力される信号とを有するこ
とで前記シリアルデータ内からデータ信号を抽出してい
る。

しかし、前記シリアルデータ信号を復調する復調部のみ
のＩＣ化を行なった場合、基準クロック信号を発生する
発振器が必要であるという問題点があり、又、カウンタ
を使用した場合、入力信号によって時間設定を変更する
には変更するための回路が必要となる問題点があった。

本発明は、上述したような問題点を解決するためになさ
れたもので、基準クロック発振器が必要なくそして個別
に回路を要さず入力信号により時間設定を変更できるシ
リアルデータ再生回路装置を提供することを目的とする
。

［課題を解決するための手段］ 本発明は、クロック信号とデータ信号とが直列的に合成
されたシリアル合成信号が１本のラインを介して入力す
る１つの入力端子と、前記シリアル合成信号内のクロッ
ク信号に対応する出力クロック信号を出力するクロック
端子と、前記シリアル合成信号内のデータ信号に対応す
る出力データ信号を出力する出力データ端子と、前記１
つの入力端子から入力するシリアル合成信号を出力クロ
ック信号と出力データ信号とに分離し出力クロック信号
は前記出力クロック端子に出力し、出力データ信号は前
記出力データ端子に出力する信号分離手段とを備えたこ
とを特徴とする。

［作用］ 信号分離手段は、入力端子から入力するクロック信号と
データ信号とが直列的に合成されたシリアル合成信号を
分離し、出力クロック端子へ出力クロック信号を出力し
、出力データ端子へ出力データ信号を出力する。

［実施例］ 本発明の一実施例を示す第１図において、コンパレータ
１は非反転入力端子１−１の電位が、反転入力端子１−
２に印加される分圧抵抗２及び３にて設定される基準電
位を越えたとき、Ｈ（ハイ）レベルの信号を出力する。

コンパレータｌの非反転入力端子１−１は、積分コンデ
ンサ４を介して接地されるとともに定電流源５及びＮＰ
Ｎ型のトランジスタ６のコレクタに接続される。又トラ
ンジスタ６のエミッタは接地され、トランジスタ６のベ
ースはアンド回路７の出力側に接続される。

コンパレータ！の出力側は、クロック信号の立上りで入
力信号をラッチするＤ型のフリップフロップ（図面内に
おいてはＦＦと略す）回路８の入力端り及び同じくクロ
ック信号の立上りで入力信号をラッチするＤ型のフリッ
プフロップ回路９のクロック端子Ｃに接続されるととも
に、インバータ】０を介して出力クロック信号を出力す
るクロック出力端子ｉｔに接続される。フリップフロッ
プ回路８の出力側Ｑは、フリップフロップ回路９の入力
側り及びアンド回路７の入力側に接続される。フリップ
フロップ回路９の反転出力側Ｑは出力データ信号を出力
するデータ出力端子１２に接続される。又、シリアル合
成信号が人力する人力データ端子１３はアンド回路７の
入力側及びフリップフロップ回路８のクロック端子Ｃに
接続される。

以上のように構成された本発明のシリアルデータ再生回
路において、第２図を参照し、以下に作動を説明する。

入力データ端子１３に入力するシリアル合成信号は、第
２図（ア）に示すように、クロック信号とデータ信号と
が規則正しい周期で合成されたシリアルな信号である。

尚、シリアル合成信号を構成するクロック信号をシリア
ル合成中クロック信号と、前記データ信号をシリアル合
成データ中データ信号とする。

アンド回路７の出力信号のタイムチャートを第２図（オ
）に示すが、第２図（オ）の時刻ｔ８１時刻ｔ。

等に示すように、アンド回路７の出力信号がＨレベルの
とき、トランジスタ６はオン状態となり積分コンデンサ
４はリセットされる。コンパレータ１の出力信号のタイ
ムチャートを第２図（つ）に示すと、時刻【１１時刻ｔ
６等においてコンパレータ１はＨレベルの信号からしく
ロー）レベルの信号に変化する。又、第２図（オ）の時
刻ｔ、から時刻ｔ５の間。

時刻ｔ６から時刻ｔ、の間等に示すように、アンド回路
７の出力信号がＬレベルのとき、トランジスタ６はオフ
状態であり積分コンデンサ４は定電流源５によって充電
される。そして第２図（イ）に示すように、コンパレー
タ１の非反転入力端子１−１の電位Ａが、例えば時刻Ｌ
ａ、時刻ｔｌ等に示すように、コンパレータｌの反転入
力端子１−２の電位Ｂを上回ったとき、コンパレータｌ
の出力信号は、第２図（つ）に示すようにＬレベルの信
号から１４レベルの信号に変化する。

このようにクロック信号とデータ信号とが規則正しい周
期で合成されるシリアル合成信号内、シリアル合成中ク
ロック信号に応じて、コンパレータｌの出力信号が変化
するには、第２図（ア）及び（イ）に示すように、シリ
アル合成中クロック信号にて積分コンデンサ４がリセッ
トされた後、コンパレータ１の非反転入力端子１．−１
の電位Ａがコンパレータ１の反転入力端子１−２の電位
Ｂに達しないうちにシリアル合成中データ信号が入力し
、そして次のシリアル合成中クロック信号が入力するま
でに首記電位Ａは前記電位Ｂを越えなければならない。

このような条件になるには、コンパレータｌの出力信号
が例えば時刻ｔ、から時刻１４に示すようなＬレベルか
らＨレベルに変化する迄の時間は、第２図（ア）に示す
シリアル合成信号のパルス最小間隔、例えば時刻ｔ１か
ら時刻ｔ、までの時間、の１．２ないし１．８倍に設定
するのが好ましい。

そして、コンパレータ１の出力信号は、インバータｌＯ
にて反転され第２図（力）に示す出力クロック信号とな
りクロック出力端子２に出力される。

よって、クロック出力端子１１に表われる出力クロック
信号の立上りは、シリアル合成中クロック信号の立上り
に同期する。

フリップフロップ回路８は、クロック信号の立上りで入
力信号をラッチすることにより、例えば時刻ｔ、に注目
すれば、フリップフロップ回路８は、第２図（ア）に示
すシリアル合成信号内のシリアル合成中データ信号の立
上りにて、時刻ｔ、においてフリップフロップ回路８に
入力している第２図（つ）に示すＬレベルの信号を出力
しその状態を保持し、次のシリアル合成信号が立上る時
刻【、にてフリップフロップ回路８に入力にしているＨ
レベルの信号を出力する。以下フリップフロップ回路８
は、第２図（１）に示すように、第２図（ア）のシリア
ル合成信号内のシリアル合成中クロック信号及びシリア
ル合成中データ信号立上り時刻にて第２図（つ）に示す
コンパレータ！の出力信号をラッチし出力する。

フリップフロップ回路９もフリップフロップ回路８と同
様クロック信号即ちコンパレータ１の出力信号の立上り
で人力信号即ちフリップフロップ回路８の出力信号をラ
ッチするので、例えば時刻ｔ　４１：　注目すれば、フ
リップフロップ回路９は、第２図（つ）に示すコンパレ
ータ１の出力信号の立−ヒりにてフリップフロップ回路
９に入力している第２図（１）に示すＬレベルの信号を
ラッチし、前記Ｌレベルの信号を反転しフリップフロッ
プ回路９の反転出力端子Ｑより第２図（キ）に示すよう
に出力する。そして次にコンパレータｌの出力信号が立
上る時刻Ｌ７にてフリップフロップ回路９は、フリップ
フロップ回路９に人力しているＨレベルの信号を反転し
出力する。以下フリップフロップ回路９は、第２図（キ
）に示すように、第２図（つ）のコンパレータｌの出力
信号の立上りにて第２図（１）に示すフリップフロップ
回路８の出力信号をラッチし、その信号を反転してデー
タ出力端子１２へ出力する。

以上のように、第２図（ア）に示すようにクロック信号
とデータ信号とがシリアルな状態で合成されたシリアル
合成信号は、第２図（力）に示す出力クロック信号及び
第２図（キ）に示す出力データ信号に分離される。そし
て第２図（力）に示す出力クロック信号の立上り時刻の
第２図（キ）に示す出力データ信号の出力状態が有効な
出力データとなる。

すなわち第２図（ア）に示す時刻ｔ３におけるＨレベル
のシリアル合成中データ信号は、第２図（キ）に示す時
刻ｔ、におけるＨレベル信号となり、第２図（ア）に示
す時刻ｔ、におけるＬレベルのシリアル合成中データ信
号は、第２図（キ）に示す時刻ｔ、におけるＬレベル信
号となり、以下第２図（ア）の時刻ｊ＋ｏにおけるＨレ
ベルの信号は、第２図（キ）の時刻ＬＩｔにおけるＨレ
ベルの信号と、以下同様となる。

［発明の効果］ 以上詳述したように本発明によれば、１つの入力端子か
ら人力するシリアル合成信号を出力クロッり信号と出力
データ信号とに分離し、出力クロック信号は出力クロッ
ク端子に出力し、出力データ信号は出力データ端子に出
力する信号分離手段を備えたので、シリアルなデータ信
号を復調する復調部には基準クロック信号発振器が無く
ても、シリアル合成信号内のクロック信号に同期したク
ロック信号を得ることができるとともに、シリアル合成
信号内のデータを読み取ることもできる。

【図面の簡単な説明】

第１図は、本発明のシリアルデータ再生回路の構成の一
例を示すブロック図、第２図は、第１図に示す回路のタ
イムチャート図である。 １・・・コンパレータ ７・・・アンド回路、 ８及び９・・・フリップフロップ回路、１１・・・クロ
ック出力端子、 Ｉ２・・・データ出力端子、 １３・・・入力データ端子。 特許出願人　株式会社　リ　コ　− 代理　人　弁理士　青山葆　外１名

Claims (2)

【特許請求の範囲】
1. （１）クロック信号とデータ信号とが直列的に合成され
   たシリアル合成信号が１本のラインを介して入力する１
   つの入力端子と、 前記シリアル合成信号内のクロック信号に対応する出力
   クロック信号を出力するクロック端子と、前記シリアル
   合成信号内のデータ信号に対応する出力データ信号を出
   力する出力データ端子と、前記１つの入力端子から入力
   するシリアル合成信号を出力クロック信号と出力データ
   信号とに分離し出力クロック信号は前記出力クロック端
   子に出力し、出力データ信号は前記出力データ端子に出
   力する信号分離手段とを備えたことを特徴とするシリア
   ルデータ再生回路装置。
2. （２）前記信号分離手段は、定電流源とコンデンサとを
   有する積分回路と、前記積分回路が出力する電位が設定
   電位を越えたとき信号を出力する比較器と、前記比較器
   の出力信号を前記シリアル合成信号のパルスにてラッチ
   する第１のフリップフロップ回路と、前記第１のフリッ
   プフロップ回路の出力信号を前記比較器の出力信号のパ
   ルスにてラッチし、このラッチした信号を反転して出力
   する第２のフリップフロップ回路とを備えた請求項１記
   載のシリアルデータ再生回路装置。