JPH04205246A - 小型電子式計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、液晶表示装置を使用した計算機の演算中に
おけるシンボル表示を可能にした小型電子式計算機に関
するものである。

［従来の技術］ 従来のこの種の液晶表示の小型電子計算機は、計算機の
状態、モードを表す各シンボルの点灯、非点灯に対する
データはＲＡＭに格納されており、液晶表示のための制
御回路は、第７図に示すように、ＲＡＭｌ０に対して液
晶表示用のデータ線とそのデータエリアを指定するアド
レス線と、演算時におけるデータ線とそのアドレス線が
夫々共通に使用されるようになっていて、切替ゲート１
１ａ、ｂにより演算等の場合に使用される通常アドレス
と表示モードに使用されるＤＩＳＰ用アドレスに切替え
使用されるようになっている。このため演算時において
ＲＡＭをアクセスする時には液晶用の表示データをアク
セスすることができず、したがって、演算の実行中は表
示のシンボルを消しておく必要があった。

しかし、演算の実行に比較的時間がかかることがあり、
このような場合には使用者が不安に感することがあった
。この不安を解消するには演算実行中に例えば、演算中
であることを示すシンボルを点灯させればよいが、回路
構成が複雑になる問題がある。

［発明が解決しようとする課題］ この発明は、このような問題を解決するためになされた
もので、回路構成を複雑にすることなく演算実行中に必
要シンボルの点灯を可能にした小型電子式計算機の提供
をその目的としている。

［課題を解決するための手段］ この発明は、複数のコモン信号および複数のセグメント
信号の組合わせにより数字およびシンボルを駆動表示す
る表示部と、この表示部に表示される表示データと演算
用データとを記憶する記憶手段とを備えた小型電子式計
算機において、前記コモン信号の特定の一つと前記セグ
メント信号の特定の少なくとも一つとの組合わせで表示
される少なくとも一つ以上のシンボル表示部と、前記セ
グメント信号データを記憶するラッチ手段と、このラッ
チ手段にシンボル表示データを演算実行前に前記記憶手
段から読み出し記憶させる手段と、演算実行中は前記特
定コモン信号に同期して前記ラッチ手段に記憶されたシ
ンボル表示データを前記シンボル表示部に送出する手段
とを具備することを特徴としている。

［作　用］ このように、演算実行前に演算中に表示する必要のある
シンボルのセグメント信号データをＲＡＭからラッチに
読み出して記憶しておき、演算実行中は演算処理の所定
のタイミングで、記憶したシンボルの表示データを表示
部に送ることにより、演算実行中も必要とするシンボル
記号を表示できる。

［実施例コ 以下図面を参照しながらこの発明の一実施例を説明する
。第１図はこの実施例を説明するための所要部分の回路
図であり、第２図はこの実施例の液晶表示部を示してい
る。なお、第２図におけるシンボル記号Ｇ、Ｒ，Ｄ、Ｓ
Ｄ、ＲＤはコモン信号線Ｃ０Ｍ０とセグメント信号線５
ＥＧ１〜６０いずれかの組み合わせで、これらに対応す
る液晶が駆動表示されるように構成されている。

第１図において、１は入力データや演算結果および液晶
表示に必要な情報を記憶しておく　ＲＡＭで、２はＲＡ
ＭＩをアクセスして表示に必要なデータを読み出すとと
もに表示に必要な各部制御を行うＤＩＳＰコントロール
部である。

ＤＩＳＰコントロール部２は、表示モード中は切替ゲー
ト３ａ、３ｂによりＲＡＭＩのアクセスアドレスをＤＩ
ＳＰアドレス側に切替えて、表示データをアドレスする
。このＤＩＳＰコントロール部２によりＲＡＭＩから読
出された表示データは、ＤＩＳＰコントロール部２のシ
フト信号ＣＩＡ、ＣＫＢにより４ビツトづつシフトされ
るシフトレジスタ４ｇ、４ｂを介してラッチ５ａ。

５ｂに送られて、ＤＩＳＰコントロール部２のラッチ信
号ＣＫＦによりラッチされるようになっている。また、
ラッチされた表示データは必要なタイミングで表示駆動
バッファ６ａ、６ｂから第２図に示す液晶表示部のセグ
メント信号線５ＥＧＩ〜５ＥＧ６０に送られるようにな
っている。

第３図（ａ）　（ｂ）は上記した表示駆動バッファ６ａ
。

６ｂのシンボル記号とその詳細構造を示している。

この表示駆動バッファ６ａ、６ｂは、５ＥＧ−ＣＯＮＴ
信号がＨｉｇｈ（１）ならば、入力ＩＮに等しい出力Ｏ
ＵＴが得られ、５ＥＧ−ＣＯＮＴ信号がＬｏｗ（０）な
らば、入力ＩＮの状態に関係なく出力ＯＵＴは５ＥＧ−
ＯＦＦレベルとなるものである。

また、ＤＩＳＰコントロール部２からは表示タイミング
信号線ＲＯ〜Ｒ７が液晶のコモン駆動用の表示駆動バッ
ファ７を介して、第２図に示す液晶表示部のコモン信号
線Ｃ０Ｍ０〜Ｃ０Ｍ７に接続されている。

第４図（ａ）　（ｂ）は表示駆動バッファ７のシンボル
記号とその詳細構造を示している。この表示駆動バッフ
ァ７は入力ＩＮにＨｉｇｈ（１）が入力されると、出力
ＯＵＴはＣ０Ｍ−０Ｎレベルになり、入力ＩＮがＬｏｗ
（０）ならば、出力ＯＵＴはＣ０Ｍ−０ＦＦレベルにな
るものである。

さらに、ＤＩＳＰコントロール部２の表示タイミング信
号線ＲＯはインバータ８を経て、ＤＩＳＰ　　ＯＦＦ出
力線とともにＮＡＮＤゲート９の入力を形成しており、
このＮＡＮＤゲート９の出力は、表示駆動バッファ６ａ
、６ｂの５ＥＧ−ＣＯＮＴ線に接続されている。

このように構成された実施例の回路において、表示モー
ドのときは、ＤＩＳＰコントロール部２のＣ０ＮＴ出力
がＬｏｗになり、切替ゲート３ａ、３ｂがＤＩＳＰアド
レス側に切替えられて、ＤＩＳＰアドレスによりＲＡＭ
Ｉの表示データを読み出し、アドレス変化に同期するシ
フト信号ＣＫＡ、ＣＫＢによりシフトレジスタ４ａ、４
ｂを順次シフトして、表示データをラッチ５ａ。

５ｂに分配する。表示データが最後段まで分配されると
、ＤＩＳＰコントロール部２からラッチ信号ＣＫＦが出
力されて分配された数字およびシンボル記号の表示デー
タがラッチ５ａ、５ｂ内にラッチされる。

この表示モードにあるときは、ＤＩＳＰコントロール部
２のＤＩＳＰＯＦＦ信号はＬｏｗになっているので、Ｎ
ＡＮＤゲート８の出力５ＧＥ−ＣＯＮＴはＨｉｇｈにな
っているので、表示駆動バッファ６ａ、６ｂは入力ＩＮ
に応じた出力を液晶表示部のセグメント信号線５ＥＧ１
〜５ＥＧ６０に送る。

このとき、表示駆動バッファ７はＣ０Ｍ−０Ｎになって
いるので、表示タイミングＲＯ〜Ｒ７をタイミング変化
に対応して液晶表示部のコモン信号線Ｃ０Ｍ０〜Ｃ０Ｍ
７に送り、表示タイミングＲＯからＲ７までを１サイク
ルとして液晶表示部を駆動表示する。

第５図は、この実施例の各モードにおける各部のタイミ
ング関係を示すタイミングチャートであるが、上記した
表示モードにあるときのタイミングは同図におけ、る表
示モードのタイミング区分に示している。

次に、この表示モードから演算モードに移行す。

るに当たり、ＤＩＳＰ　　ＯＦＦ命令が実行されると、
シンボル表示準備モードとなる。このモードおいては、
第５図のシンボル表示準備モード区分に示すように、Ｄ
ＩＳＰコントロール部２のＣ０ＮＴ出力は表示モードと
同様にＬｏｗのままの状態になっており、したがって、
ＲＡＭＩに対するアドレス信号線はＤＩＳＰコントロー
ル部２に接続されているが、このモードにおいてはアク
セス用のアドレスが演算中に表示するシンボルデータの
アドレスに変更される。また、このモードになるとＤＩ
ＳＰコントロール部２のＤＩＳＰＯＦＦ信号がＨｉｇｈ
になるのでＮＡＮＤ９の出力は表示タイミングＲＯの状
態値で決められる。

このシンボル表示準備モードにおいて上記した以外の状
態は表示モードと変わらないので、前述した表示モード
の場合と同様な動作でＲＡＭＩの中の演算実行中に必要
なシンボルの表示データがラッチ５ａ、５ｂにラッチさ
れる。

このラッチ動作が終了した時点で、ＤＩＳＰコントロー
ル部２のＣ０ＮＴ出力をＨｉｇｈとし、第５図の演算モ
ード区分に示す演算モードにする。

これにより、切替ゲート３ｍ、３ｂはＲＡＭＩのアドレ
スを演算を実行するための通常の演算アドレスに切替え
られ、図示しないＣＰＵとの間で演算が実行される。

このモードにおいては、ＤＩＳＰコントロール部２はシ
フト信号ＣＫＡ、ＣＫＢおよびラッチ信号ＣＫＦを停止
する。このため、ラッチ５ａ。

５ｂにラッチされたシンボル表示データはこの演算モー
ド中保持される。

また、この演算モード中は、表示タイミングＲＯがＨｉ
ｇｈのときだけＮＡＮＤゲート９の出力がＨｉｇｈにな
り、表示駆動バッファ６ｇ。

６ｂを開くので、ラッチ５ａ、５ｂにラッチされたシン
ボル表示データは液晶表示部に送られて、所用のシンボ
ル用の液晶を第６図（ａ）　（ｂ）に示すようなタイミ
ング、つまり表示タイミングＲＯの繰り返しタイミング
で間欠的に駆動表示する。

表示駆動バッファ５ａ、５ｂは表示タイミングＲＯがＨ
ｉｇｈのときだけ、つまりコモン信号線Ｃ０Ｍ０に対し
てだけ開くので、演算実行中は数字部分が表示されるこ
とはない。

なお、この発明は上記実施例に限定されるものでなく。

要旨を変更しない範囲で変形して実施できる。

［発明の効果］ この発明によれば、回路構成を複雑にすることなく、演
算実行中においても作動状況を表示でき、使用者の不安
を取り除くことができる。

【図面の簡単な説明】

ｊ１１図はこの発明の一実施例の表示機能部を主体とし
た回路図、第２図はこの実施例の液晶表示部の表面実装
および駆動用信号線の説明図、第３図（ａ）　（ｂ）は
液晶のセグメント駆動用の表示駆動バッファのシンボル
記号と構成回路図、第４図（ａ）（ｂ）は液晶のコモン
信号線の表示駆動バッファのシンボル記号と構成回路図
、第５図はこの実施例の各モードにおける各部のタイミ
ングチャート、第６図は演算実行中における液晶に対す
る表示駆動タイミングチャート、第７図は従来のこの種
小型電子式計算機のＲＡＭ使用形態の説明回路図である
。 １・・・ＲＡＭ ２・・・ＤＩＳＰコントロール部 ３ａ、３ｂ・・・切替ゲート ４ａ、４ｂ・・・シフトレジスタ ５ａ、５ｂ・・・ラッチ ６ａ、６ｂ・・・表示駆動バッファ ７・・・表示駆動バッファ　　８・・・インバータ９・
・・ＮＡＮＤゲート 出願人代理人　弁理士　鈴江武彦 業３図 第４図

Claims (1)

1. 【特許請求の範囲】 複数のコモン信号および複数のセグメント信号の組合わ
   せにより数字およびシンボルを駆動表示する表示部と、
   この表示部に表示される表示データと演算用データとを
   記憶する記憶手段とを備えた小型電子式計算機において
   、 前記コモン信号の特定の一つと前記セグメント信号の特
   定の少なくとも一つとの組合わせで表示される少なくと
   も一つ以上のシンボル表示部と、前記セグメント信号デ
   ータを記憶するラッチ手段と、このラッチ手段にシンボ
   ル表示データを演算実行前に前記記憶手段から読み出し
   記憶させる手段と、演算実行中は前記特定のコモン信号
   に同期して前記ラッチ手段に記憶されたシンボル表示デ
   ータを前記シンボル表示部に送出する手段とを具備する
   ことを特徴とする小型電子式計算機。