JPH07140941A - 液晶表示変換装置 - Google Patents
液晶表示変換装置Info
- Publication number
- JPH07140941A JPH07140941A JP5312813A JP31281393A JPH07140941A JP H07140941 A JPH07140941 A JP H07140941A JP 5312813 A JP5312813 A JP 5312813A JP 31281393 A JP31281393 A JP 31281393A JP H07140941 A JPH07140941 A JP H07140941A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- liquid crystal
- crystal display
- data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 液晶表示変換装置を改良し、高速フレームメ
モリを使用せずに高速表示を可能にして低コスト化を計
る。 【構成】 少なくとも２個のフレームメモリを設け、フ
レームカウンタからの出力に基づいてアドレス生成回路
とデータ切替回路とを制御することにより、前記フレー
ムメモリの内の一方のフレームメモリが書込み、他方の
フレームメモリが読出しとなるときと、前記一方のフレ
ームメモリが読出し、他方のフレームメモリが書込みと
なるとき、とを交互に切替える。 【効果】 フレームメモリのアクセス回数が減少され、
高速のメモリを使用しなくても、比較的安価なメモリで
構成することが可能となり、装置の価格が低減される。
モリを使用せずに高速表示を可能にして低コスト化を計
る。 【構成】 少なくとも２個のフレームメモリを設け、フ
レームカウンタからの出力に基づいてアドレス生成回路
とデータ切替回路とを制御することにより、前記フレー
ムメモリの内の一方のフレームメモリが書込み、他方の
フレームメモリが読出しとなるときと、前記一方のフレ
ームメモリが読出し、他方のフレームメモリが書込みと
なるとき、とを交互に切替える。 【効果】 フレームメモリのアクセス回数が減少され、
高速のメモリを使用しなくても、比較的安価なメモリで
構成することが可能となり、装置の価格が低減される。
Description
【０００１】
【産業上の利用分野】この発明は、ワードプロセッサや
ワークステーション等の各種データ処理装置において表
示装置として採用されている液晶表示パネルの表示変換
装置に係り、特に、表示画面を２分割等の複数の画面に
分割して駆動する方式の液晶表示パネル、いわゆる２分
割駆動方式の液晶表示パネル用の液晶表示変換装置を改
良し、高速フレームメモリを使用することなく、高速表
示が行えるようにして低コスト化を可能にした液晶表示
変換装置に関する。
ワークステーション等の各種データ処理装置において表
示装置として採用されている液晶表示パネルの表示変換
装置に係り、特に、表示画面を２分割等の複数の画面に
分割して駆動する方式の液晶表示パネル、いわゆる２分
割駆動方式の液晶表示パネル用の液晶表示変換装置を改
良し、高速フレームメモリを使用することなく、高速表
示が行えるようにして低コスト化を可能にした液晶表示
変換装置に関する。
【０００２】
【従来の技術】一般に、ワードプロセッサやワークステ
ーション、ＤＴＰ（デスク・トップ・パブリッシング）
等の各種のデータ処理装置では、表示装置として液晶表
示パネル（以下、ＬＣＤという）が多く採用される傾向
になっている。この場合に、ＬＣＤ用の表示制御装置と
しては、ソフトウェアの変更をする必要なしに対応でき
るように、従来から使用されているＣＲＴなどの表示装
置の表示信号をＬＣＤ用の表示信号に変換する機能を備
えた液晶表示変換装置が用いられている。
ーション、ＤＴＰ（デスク・トップ・パブリッシング）
等の各種のデータ処理装置では、表示装置として液晶表
示パネル（以下、ＬＣＤという）が多く採用される傾向
になっている。この場合に、ＬＣＤ用の表示制御装置と
しては、ソフトウェアの変更をする必要なしに対応でき
るように、従来から使用されているＣＲＴなどの表示装
置の表示信号をＬＣＤ用の表示信号に変換する機能を備
えた液晶表示変換装置が用いられている。
【０００３】この従来の液晶表示変換装置は、データ処
理装置の表示制御装置からの表示信号をＬＣＤ用に変更
して、表示用のデータを生成している。ここで、従来か
ら使用されている液晶表示変換装置を、図面で説明す
る。
理装置の表示制御装置からの表示信号をＬＣＤ用に変更
して、表示用のデータを生成している。ここで、従来か
ら使用されている液晶表示変換装置を、図面で説明す
る。
【０００４】図９は、従来の液晶表示変換装置につい
て、その要部構成の一例を示す機能ブロック図である。
図において、１は表示制御装置、２は書込みアドレス発
生部、３はフレームメモリ用のインターフェース部、４
はＬＣＤ制御部、５は読出しアドレス発生部、６はフレ
ームメモリアドレス生成部、７はＬＣＤ用のインターフ
ェース部、８はフレームメモリ、９はＬＣＤを示す。
て、その要部構成の一例を示す機能ブロック図である。
図において、１は表示制御装置、２は書込みアドレス発
生部、３はフレームメモリ用のインターフェース部、４
はＬＣＤ制御部、５は読出しアドレス発生部、６はフレ
ームメモリアドレス生成部、７はＬＣＤ用のインターフ
ェース部、８はフレームメモリ、９はＬＣＤを示す。
【０００５】従来の液晶表示変換装置は、この図９に示
すように、１個のフレームメモリ８を備えており、表示
制御装置１から出力された表示データは、フレームメモ
リ用のインターフェース部３によって、フレームメモリ
用のデータに変換されてからこのフレームメモリ８に書
込まれる。このときの書込みアドレスは、同じく表示制
御装置１から出力される制御信号によって書込みアドレ
ス発生部２で生成され、フレームメモリアドレス生成部
６を通して、このフレームメモリ８へ与えられる。
すように、１個のフレームメモリ８を備えており、表示
制御装置１から出力された表示データは、フレームメモ
リ用のインターフェース部３によって、フレームメモリ
用のデータに変換されてからこのフレームメモリ８に書
込まれる。このときの書込みアドレスは、同じく表示制
御装置１から出力される制御信号によって書込みアドレ
ス発生部２で生成され、フレームメモリアドレス生成部
６を通して、このフレームメモリ８へ与えられる。
【０００６】また、ＬＣＤ９への表示用データは、フレ
ームメモリ８から読出され、ＬＣＤ用のインターフェー
ス部７でＬＣＤ用のデータに変換されてから、ＬＣＤ９
へ送られる。この場合の読出しアドレスは、表示制御装
置１からの同期信号を、ＬＣＤ用の制御信号に変換する
ＬＣＤ制御部４から出力される制御信号によって、読出
しアドレス発生部５で生成され、フレームメモリアドレ
ス生成部６を通して、フレームメモリ８へ与えられる。
なお、表示制御装置１は、次の図１０のような構成であ
る。
ームメモリ８から読出され、ＬＣＤ用のインターフェー
ス部７でＬＣＤ用のデータに変換されてから、ＬＣＤ９
へ送られる。この場合の読出しアドレスは、表示制御装
置１からの同期信号を、ＬＣＤ用の制御信号に変換する
ＬＣＤ制御部４から出力される制御信号によって、読出
しアドレス発生部５で生成され、フレームメモリアドレ
ス生成部６を通して、フレームメモリ８へ与えられる。
なお、表示制御装置１は、次の図１０のような構成であ
る。
【０００７】図１０は、図９に示した表示制御装置１に
ついて、その詳細な構成の一例を示す機能ブロック図で
ある。図において、１０はＣＰＵ、１１は表示回路、１
２はビデオＲＡＭ、１３は表示装置を示す。
ついて、その詳細な構成の一例を示す機能ブロック図で
ある。図において、１０はＣＰＵ、１１は表示回路、１
２はビデオＲＡＭ、１３は表示装置を示す。
【０００８】この図１０に示すように、先の図９に示し
た表示制御装置１は、ＣＰＵ（演算装置）１０からの表
示用データを保持するビデオＲＡＭ１２と、このビデオ
ＲＡＭ１２の書込み、読出しの制御や表示装置への制御
信号を発生する表示回路１１とを備えた構成である。従
来の液晶表示変換装置では、以上のような構成と動作に
よって、表示に必要なデータをＬＣＤ９へ出力し、その
画面上に可視表示している。
た表示制御装置１は、ＣＰＵ（演算装置）１０からの表
示用データを保持するビデオＲＡＭ１２と、このビデオ
ＲＡＭ１２の書込み、読出しの制御や表示装置への制御
信号を発生する表示回路１１とを備えた構成である。従
来の液晶表示変換装置では、以上のような構成と動作に
よって、表示に必要なデータをＬＣＤ９へ出力し、その
画面上に可視表示している。
【０００９】ところで、ＬＣＤでは、残像特性等の関係
から、特に大画面の場合には、ＬＣＤを例えば上下の２
画面に分割し、各分割画面ごとに駆動する方式、いわゆ
る２分割駆動方式が用いられている。この駆動方式を採
用すれば、大画面のＬＣＤでも、チラツキを少なくした
高品位の画面を提供することができる。
から、特に大画面の場合には、ＬＣＤを例えば上下の２
画面に分割し、各分割画面ごとに駆動する方式、いわゆ
る２分割駆動方式が用いられている。この駆動方式を採
用すれば、大画面のＬＣＤでも、チラツキを少なくした
高品位の画面を提供することができる。
【００１０】この場合に、従来の２分割駆動方式では、
すでに述べたように、フレームメモリ８として、１画面
分の画像データしか保持していないため、フレームメモ
リ８には、書込み動作（ライト）１回に対して、２回の
読出し動作（リード）を必要とする。この関係を次の図
１１で説明する。
すでに述べたように、フレームメモリ８として、１画面
分の画像データしか保持していないため、フレームメモ
リ８には、書込み動作（ライト）１回に対して、２回の
読出し動作（リード）を必要とする。この関係を次の図
１１で説明する。
【００１１】図１１は、従来の２分割駆動方式の液晶表
示パネルについて、そのフレームメモリに対するデータ
の書込み動作と読出し動作の一例を説明するタイミング
チャートである。
示パネルについて、そのフレームメモリに対するデータ
の書込み動作と読出し動作の一例を説明するタイミング
チャートである。
【００１２】この図１１において、サイクルとは、例え
ば上下に２分割された画面の各アドレスへアクセスする
とき（アクセス期間）を示す。ここでは、サイクル「ｎ
−１」、「ｎ」、「ｎ＋１」について示している。な
お、読込みデータのｍは、上画面のｎ番目のデータｎに
対応する下画面のｎ番目のデータ（ｍ）を表わしてい
る、とする。
ば上下に２分割された画面の各アドレスへアクセスする
とき（アクセス期間）を示す。ここでは、サイクル「ｎ
−１」、「ｎ」、「ｎ＋１」について示している。な
お、読込みデータのｍは、上画面のｎ番目のデータｎに
対応する下画面のｎ番目のデータ（ｍ）を表わしてい
る、とする。
【００１３】また、この図１１の下方に示した「ＬＣＤ
上データ」は、上下に２分割された画面の内、上の画面
に表示されるデータ、「ＬＣＤ下データ」は、同じく下
の画面に表示されるデータの出力タイミングである。こ
の図１１のタイミングチャートに示すように、画面上の
あるデータ、例えばｎ番目のデータに対するアクセス
は、ＬＣＤの１回のサイクルに対して、書込みデータ
（ｎ）を書込んだ後に、ＬＣＤの上画面用のデータ（図
１１のＬＣＤ上データ）として読込みデータ（ｎ）を読
込み、その次に、ＬＣＤの下画面用のデータ（図１１の
ＬＣＤ下データ）として読込みデータ（ｍ）を読込む必
要があるので、１画面の表示のために、フレームメモリ
８に対して３回のアクセスを行うことになる。
上データ」は、上下に２分割された画面の内、上の画面
に表示されるデータ、「ＬＣＤ下データ」は、同じく下
の画面に表示されるデータの出力タイミングである。こ
の図１１のタイミングチャートに示すように、画面上の
あるデータ、例えばｎ番目のデータに対するアクセス
は、ＬＣＤの１回のサイクルに対して、書込みデータ
（ｎ）を書込んだ後に、ＬＣＤの上画面用のデータ（図
１１のＬＣＤ上データ）として読込みデータ（ｎ）を読
込み、その次に、ＬＣＤの下画面用のデータ（図１１の
ＬＣＤ下データ）として読込みデータ（ｍ）を読込む必
要があるので、１画面の表示のために、フレームメモリ
８に対して３回のアクセスを行うことになる。
【００１４】そして、このような動作を行えば、大画面
のＬＣＤ（液晶表示パネル）でも、チラツキのない高品
質の表示が可能である。なお、このような機能を有する
ＩＣとしては、例えば日立社製のＨＤ６６８４０型など
が知られている。
のＬＣＤ（液晶表示パネル）でも、チラツキのない高品
質の表示が可能である。なお、このような機能を有する
ＩＣとしては、例えば日立社製のＨＤ６６８４０型など
が知られている。
【００１５】以上のように、２分割駆動方式のＬＣＤ
は、従来から公知であり、また、そのためのＩＣも知ら
れている。しかしながら、この２分割駆動方式のＬＣＤ
では、フレームメモリ８に対して２倍の読出しを行うた
めに、分割された画面ごとの読出し動作を、書込み動作
の２分の１の時間内に終了させる必要がある。
は、従来から公知であり、また、そのためのＩＣも知ら
れている。しかしながら、この２分割駆動方式のＬＣＤ
では、フレームメモリ８に対して２倍の読出しを行うた
めに、分割された画面ごとの読出し動作を、書込み動作
の２分の１の時間内に終了させる必要がある。
【００１６】そのため、高速のフレームメモリを採用す
る必要があり、コストアップの一因になる、という不都
合があった。また、シングルポートのメモリでは、高速
なものが要求されるので、ランダムアクセスポートとシ
リアルアクセスポートを備えたデュアルポートのメモリ
を使用する方法も考えられる。
る必要があり、コストアップの一因になる、という不都
合があった。また、シングルポートのメモリでは、高速
なものが要求されるので、ランダムアクセスポートとシ
リアルアクセスポートを備えたデュアルポートのメモリ
を使用する方法も考えられる。
【００１７】このデュアルポートのメモリを使用する方
法によれば、書込みと読出しとが同時に行えるので、高
速のものを使用する必要なしに、所期の目的を達成する
ことができる。しかし、デュアルポートのメモリは、同
一速度のシングルポートのメモリに比べて、数倍程度は
高価になるので、結果的に装置の価格が高くなる、とい
う同様な不都合を生じる。
法によれば、書込みと読出しとが同時に行えるので、高
速のものを使用する必要なしに、所期の目的を達成する
ことができる。しかし、デュアルポートのメモリは、同
一速度のシングルポートのメモリに比べて、数倍程度は
高価になるので、結果的に装置の価格が高くなる、とい
う同様な不都合を生じる。
【００１８】
【発明が解決しようとする課題】この発明では、従来の
液晶表示変換装置におけるこれらの不都合、すなわち、
１個のフレームメモリを備えた液晶表示変換装置におい
て、２分割駆動方式を採用すれば、高速のシングルポー
トのメモリ、あるいはデュアルポートのメモリのような
高速で高価なメモリを必要とするため、装置全体がコス
トアップになってしまう、という不都合を解決し、従来
と同程度の低価格のフレームメモリを使用するだけで、
大画面の液晶表示パネルでも、高品質の表示が行えるよ
うにして、低コスト化を可能にした液晶表示変換装置を
提供することを目的とする。
液晶表示変換装置におけるこれらの不都合、すなわち、
１個のフレームメモリを備えた液晶表示変換装置におい
て、２分割駆動方式を採用すれば、高速のシングルポー
トのメモリ、あるいはデュアルポートのメモリのような
高速で高価なメモリを必要とするため、装置全体がコス
トアップになってしまう、という不都合を解決し、従来
と同程度の低価格のフレームメモリを使用するだけで、
大画面の液晶表示パネルでも、高品質の表示が行えるよ
うにして、低コスト化を可能にした液晶表示変換装置を
提供することを目的とする。
【００１９】
【課題を解決するための手段】この発明では、第１に、
表示領域が分割された表示パネルを有する液晶表示装置
において、１画面分のアドレス空間を有する少なくとも
２個のフレームメモリと、前記液晶表示装置の画面の表
示回数をカウントするフレームカウンタと、前記少なく
とも２個のフレームメモリのそれぞれのアドレスを発生
するアドレス生成回路と、前記フレームメモリからのデ
ータを制御するデータ切替回路、とを備え、前記フレー
ムカウンタからの出力に基づいて前記アドレス生成回路
とデータ切替回路とを制御することにより、前記フレー
ムメモリの内の一方のフレームメモリが書込み、他方の
フレームメモリが読出しとなるときと、前記一方のフレ
ームメモリが読出し、他方のフレームメモリが書込みと
なるとき、とを交互に切替えるように構成している。
表示領域が分割された表示パネルを有する液晶表示装置
において、１画面分のアドレス空間を有する少なくとも
２個のフレームメモリと、前記液晶表示装置の画面の表
示回数をカウントするフレームカウンタと、前記少なく
とも２個のフレームメモリのそれぞれのアドレスを発生
するアドレス生成回路と、前記フレームメモリからのデ
ータを制御するデータ切替回路、とを備え、前記フレー
ムカウンタからの出力に基づいて前記アドレス生成回路
とデータ切替回路とを制御することにより、前記フレー
ムメモリの内の一方のフレームメモリが書込み、他方の
フレームメモリが読出しとなるときと、前記一方のフレ
ームメモリが読出し、他方のフレームメモリが書込みと
なるとき、とを交互に切替えるように構成している。
【００２０】第２に、上記第１の液晶表示変換装置にお
いて、分割された表示領域間で、同位置に対応するそれ
ぞれのデータが、フレームメモリの隣接したアドレスに
書込まれるように書込みアドレスを変換するアドレス変
換回路を備え、前記フレームメモリの読出し時には、隣
接したアドレスが連続して読出されるように制御するよ
うに構成している。
いて、分割された表示領域間で、同位置に対応するそれ
ぞれのデータが、フレームメモリの隣接したアドレスに
書込まれるように書込みアドレスを変換するアドレス変
換回路を備え、前記フレームメモリの読出し時には、隣
接したアドレスが連続して読出されるように制御するよ
うに構成している。
【００２１】
【作用】この発明では、少なくとも２個のフレームメモ
リを使用し、表示用のデータの書込み動作と読出し動作
とが独立して行えるように構成しているので、特に大画
面のＬＣＤで、上下の２画面に分割して駆動する場合
（２分割駆動方式）でも、高速で高価なデュアルポート
のメモリなどを使用する必要なしに、高画質の表示が得
られるようにしている（請求項１の発明）。また、分割
された表示領域間で、同位置に対応するそれぞれのデー
タが、フレームメモリの隣接するアドレスに書込まれる
ように制御することによって、表示のためのデータの読
出し時に、隣接したアドレスが連続して読出せるように
構成している（請求項２の発明）。
リを使用し、表示用のデータの書込み動作と読出し動作
とが独立して行えるように構成しているので、特に大画
面のＬＣＤで、上下の２画面に分割して駆動する場合
（２分割駆動方式）でも、高速で高価なデュアルポート
のメモリなどを使用する必要なしに、高画質の表示が得
られるようにしている（請求項１の発明）。また、分割
された表示領域間で、同位置に対応するそれぞれのデー
タが、フレームメモリの隣接するアドレスに書込まれる
ように制御することによって、表示のためのデータの読
出し時に、隣接したアドレスが連続して読出せるように
構成している（請求項２の発明）。
【００２２】
【実施例１】この発明の液晶表示変換装置について、図
面を参照しながら、実施例を詳しく説明する。この実施
例は、請求項１の発明に対応しているが、請求項２の発
明にも関連している。
面を参照しながら、実施例を詳しく説明する。この実施
例は、請求項１の発明に対応しているが、請求項２の発
明にも関連している。
【００２３】図１は、この発明の液晶表示変換装置につ
いて、その要部構成の一実施例を示す機能ブロック図で
ある。図における符号は図９と同様であり、２１はアド
レス変換回路、２２はフレームカウンタ、２３はデータ
切替回路、２４はアドレス生成回路、２５は第１のフレ
ームメモリ、２６は第２のフレームメモリを示す。
いて、その要部構成の一実施例を示す機能ブロック図で
ある。図における符号は図９と同様であり、２１はアド
レス変換回路、２２はフレームカウンタ、２３はデータ
切替回路、２４はアドレス生成回路、２５は第１のフレ
ームメモリ、２６は第２のフレームメモリを示す。
【００２４】この図１に示すこの発明の液晶表示変換装
置では、２０番台の符号を付けたブロックが付加されて
いる。すなわち、１番目に、１画面分のアドレス空間を
有する少なくとも２個のフレームメモリとして、第１の
フレームメモリ２５と、第２のフレームメモリ２６とが
設けられている。
置では、２０番台の符号を付けたブロックが付加されて
いる。すなわち、１番目に、１画面分のアドレス空間を
有する少なくとも２個のフレームメモリとして、第１の
フレームメモリ２５と、第２のフレームメモリ２６とが
設けられている。
【００２５】また、２番目に、液晶表示装置の画面の表
示回数をカウントするフレームカウンタ２２が設けられ
ている。さらに、３番目として、第１のフレームメモリ
２５と第２のフレームメモリ２６の２個のフレームメモ
リのそれぞれのアドレスを発生するアドレス生成回路２
４が、４番目として、２個のフレームメモリ２５，２６
からのデータを制御するデータ切替回路２３も備えてい
る。
示回数をカウントするフレームカウンタ２２が設けられ
ている。さらに、３番目として、第１のフレームメモリ
２５と第２のフレームメモリ２６の２個のフレームメモ
リのそれぞれのアドレスを発生するアドレス生成回路２
４が、４番目として、２個のフレームメモリ２５，２６
からのデータを制御するデータ切替回路２３も備えてい
る。
【００２６】なお、５番目として付加されたアドレス変
換回路２１は、請求項２の発明に関連しているので、そ
の詳細な説明は後で行うことにして、ここでは、アドレ
ス変換回路２１を除いた構成と動作について説明する。
フレームカウンタ２２は、ＬＣＤ制御部４から１画面ご
とに出力されるパルス信号をカウントし、奇数画面のと
きは“０”、偶数画面のときは“１”で示すフレームセ
レクト信号を、それぞれアドレス生成回路２４とデータ
切替回路２３へ出力する。
換回路２１は、請求項２の発明に関連しているので、そ
の詳細な説明は後で行うことにして、ここでは、アドレ
ス変換回路２１を除いた構成と動作について説明する。
フレームカウンタ２２は、ＬＣＤ制御部４から１画面ご
とに出力されるパルス信号をカウントし、奇数画面のと
きは“０”、偶数画面のときは“１”で示すフレームセ
レクト信号を、それぞれアドレス生成回路２４とデータ
切替回路２３へ出力する。
【００２７】また、第１のフレームメモリ２５と第２の
フレームメモリ２６は、それぞれ少なくとも１画面分の
アドレス空間を有しており、フレームカウンタ２２から
与えられるフレームセレクト信号に基づいて、後出の図
３のタイムチャートに示すように、第１のフレームメモ
リ２５が読出しモード（以下、リードという）のとき
は、第２のフレームメモリ２６は書込みモード（以下、
ライトという）となり、次のフレームのときは、逆のモ
ードとなる。なお、ここで、フレームは、ＬＣＤ９の１
画面の表示を意味している。
フレームメモリ２６は、それぞれ少なくとも１画面分の
アドレス空間を有しており、フレームカウンタ２２から
与えられるフレームセレクト信号に基づいて、後出の図
３のタイムチャートに示すように、第１のフレームメモ
リ２５が読出しモード（以下、リードという）のとき
は、第２のフレームメモリ２６は書込みモード（以下、
ライトという）となり、次のフレームのときは、逆のモ
ードとなる。なお、ここで、フレームは、ＬＣＤ９の１
画面の表示を意味している。
【００２８】図２は、図１に示したこの発明の液晶表示
変換装置において、そのアドレス生成回路２４の詳細な
構成の一実施例を示す図である。図において、ＩＮＶ１
はインバータを示す。
変換装置において、そのアドレス生成回路２４の詳細な
構成の一実施例を示す図である。図において、ＩＮＶ１
はインバータを示す。
【００２９】アドレス生成回路２４は、この図２に示す
ように、フレームカウンタ２２から与えられるフレーム
セレクト信号により、第１のフレームメモリ２５のアド
レスについて、書込みアドレスと読出しアドレスを切替
える機能を有している。第２のフレームメモリ２６のア
ドレスについても、同様に、書込みアドレスと読出しア
ドレスを切替える機能を有している。
ように、フレームカウンタ２２から与えられるフレーム
セレクト信号により、第１のフレームメモリ２５のアド
レスについて、書込みアドレスと読出しアドレスを切替
える機能を有している。第２のフレームメモリ２６のア
ドレスについても、同様に、書込みアドレスと読出しア
ドレスを切替える機能を有している。
【００３０】この場合に、第１のフレームメモリ２５と
第２のフレームメモリ２６の同時点におけるアドレス
は、それぞれのフレームメモリ２５，２６に供給される
フレームセレクト信号が、インバータＩＮＶ１によって
互に逆相とされているので、一方が書込みアドレスのと
きは、他方が読出しアドレス、また、一方が読出しアド
レスのときは、他方が書込みアドレスとなる。以上の動
作を、次の図３にタイミングチャートで示す。
第２のフレームメモリ２６の同時点におけるアドレス
は、それぞれのフレームメモリ２５，２６に供給される
フレームセレクト信号が、インバータＩＮＶ１によって
互に逆相とされているので、一方が書込みアドレスのと
きは、他方が読出しアドレス、また、一方が読出しアド
レスのときは、他方が書込みアドレスとなる。以上の動
作を、次の図３にタイミングチャートで示す。
【００３１】図３は、この発明の液晶表示変換装置にお
いて、画面ごとの表示切替え動作を示すタイミングチャ
ートである。
いて、画面ごとの表示切替え動作を示すタイミングチャ
ートである。
【００３２】この図３において、フレームは、ＬＣＤ９
の１画面の表示を意味しており、図では、フレーム「Ｎ
−１」、「Ｎ」、「Ｎ＋１」について示している。第１
のフレームメモリ２５と第２のフレームメモリ２６は、
この図３に示したＮフレームのとき、それぞれライト動
作とリード動作になっているとする。このライト動作と
リード動作との切替は、図１のデータ切替回路２３によ
って行われる。
の１画面の表示を意味しており、図では、フレーム「Ｎ
−１」、「Ｎ」、「Ｎ＋１」について示している。第１
のフレームメモリ２５と第２のフレームメモリ２６は、
この図３に示したＮフレームのとき、それぞれライト動
作とリード動作になっているとする。このライト動作と
リード動作との切替は、図１のデータ切替回路２３によ
って行われる。
【００３３】そして、次の（Ｎ＋１）フレームのとき
は、逆に、第１のフレームメモリ２５と第２のフレーム
メモリ２６は、それぞれリード動作とライト動作に切替
えられる。
は、逆に、第１のフレームメモリ２５と第２のフレーム
メモリ２６は、それぞれリード動作とライト動作に切替
えられる。
【００３４】図４は、図１に示したこの発明の液晶表示
変換装置において、データ切替回路２３の詳細な構成の
一実施例を示す図である。図において、３１は第１のバ
ッファ、３２は第２のバッファ、３３は第３のバッフ
ァ、３４は第４のバッファ、ＩＮＶ２はインバータを示
す。
変換装置において、データ切替回路２３の詳細な構成の
一実施例を示す図である。図において、３１は第１のバ
ッファ、３２は第２のバッファ、３３は第３のバッフ
ァ、３４は第４のバッファ、ＩＮＶ２はインバータを示
す。
【００３５】図４に示すように、データ切替回路２３
は、フレームカウンタ２２から与えられるフレームセレ
クト信号により、第１のフレームメモリ２５のデータ
が、書込みデータと読出しデータのいずれになるか選択
される。第２のフレームメモリ２６のデータについても
同様で、書込みデータと読出しデータのいずれになるか
選択される。
は、フレームカウンタ２２から与えられるフレームセレ
クト信号により、第１のフレームメモリ２５のデータ
が、書込みデータと読出しデータのいずれになるか選択
される。第２のフレームメモリ２６のデータについても
同様で、書込みデータと読出しデータのいずれになるか
選択される。
【００３６】すなわち、第１のフレームメモリ２５のデ
ータが書込みデータのときは、第１のバッファ３１が有
効となり、書込みデータが第１のフレームメモリ２５へ
与えられ、第２のバッファ３２はインバータＩＮＶ２に
よって無効とされるので、この第２のバッファ３２から
は読出しデータが出力されない。この時点では、第２の
フレームメモリ２６のデータは読込みとなり、第４のバ
ッファ３４が有効となるので、第２のフレームメモリ２
６のデータが読出しデータとなり、第３のバッファ３３
は無効となるので、この第３のバッファ３３から第２の
フレームメモリ２６へのデータは出力されない。
ータが書込みデータのときは、第１のバッファ３１が有
効となり、書込みデータが第１のフレームメモリ２５へ
与えられ、第２のバッファ３２はインバータＩＮＶ２に
よって無効とされるので、この第２のバッファ３２から
は読出しデータが出力されない。この時点では、第２の
フレームメモリ２６のデータは読込みとなり、第４のバ
ッファ３４が有効となるので、第２のフレームメモリ２
６のデータが読出しデータとなり、第３のバッファ３３
は無効となるので、この第３のバッファ３３から第２の
フレームメモリ２６へのデータは出力されない。
【００３７】図５は、この発明の液晶表示変換装置にお
いて、画面アドレスごとの表示切替え動作を示すタイミ
ングチャートである。各信号波形は、先の図１１と同様
である。
いて、画面アドレスごとの表示切替え動作を示すタイミ
ングチャートである。各信号波形は、先の図１１と同様
である。
【００３８】すでに先の図１に関連して説明したよう
に、この発明の液晶表示変換装置においては、１画面分
のアドレス空間を有するフレームメモリとして、第１の
フレームメモリ２５と、第２のフレームメモリ２６の２
個のメモリを有している。そして、各フレームメモリ２
５，２６が、それぞれ独立してライト動作とリード動作
とを行う。したがって、この図５のタイミングチャート
では、第１のフレームメモリ２５と、第２のフレームメ
モリ２６の動作タイミングが示されている。
に、この発明の液晶表示変換装置においては、１画面分
のアドレス空間を有するフレームメモリとして、第１の
フレームメモリ２５と、第２のフレームメモリ２６の２
個のメモリを有している。そして、各フレームメモリ２
５，２６が、それぞれ独立してライト動作とリード動作
とを行う。したがって、この図５のタイミングチャート
では、第１のフレームメモリ２５と、第２のフレームメ
モリ２６の動作タイミングが示されている。
【００３９】第１のフレームメモリ２５と第２のフレー
ムメモリ２６は、先の図３のＮフレームのとき、それぞ
れライト動作とリード動作となっている。この図５に示
すサイクルも、画面の各アドレスへアクセスするときを
意味している。
ムメモリ２６は、先の図３のＮフレームのとき、それぞ
れライト動作とリード動作となっている。この図５に示
すサイクルも、画面の各アドレスへアクセスするときを
意味している。
【００４０】第１のフレームメモリ２５は、各サイクル
ごとに、それぞれのアドレスへ１回のライトを行うた
め、サイクルごとに１回のアドレスが存在する。第２の
フレームメモリ２６は、１サイクルで上画面と下画面の
データを必要とするため、各サイクルごとに、２回のア
ドレスとデータとが存在している。
ごとに、それぞれのアドレスへ１回のライトを行うた
め、サイクルごとに１回のアドレスが存在する。第２の
フレームメモリ２６は、１サイクルで上画面と下画面の
データを必要とするため、各サイクルごとに、２回のア
ドレスとデータとが存在している。
【００４１】この図５と、従来例を示した先の図１１と
を対比すれば明らかなように、この発明の液晶表示変換
装置の場合を示す図５では、各サイクルごとに、１回の
ライト動作または２回のリード動作しか必要としない。
したがって、フレームメモリとしては、高速なもの（高
価なもの）を使用する必要がない。
を対比すれば明らかなように、この発明の液晶表示変換
装置の場合を示す図５では、各サイクルごとに、１回の
ライト動作または２回のリード動作しか必要としない。
したがって、フレームメモリとしては、高速なもの（高
価なもの）を使用する必要がない。
【００４２】特に、近年では、カラー方式のＬＣＤが多
く採用される傾向にあり、このカラー方式では、表示デ
ータとして、Ｒ，Ｇ，Ｂの３色のデータを必要とする。
そのため、モノクロ方式のＬＣＤに比べて、同一の時間
内に、単純に計算して３倍の表示用データを処理する必
要がある。
く採用される傾向にあり、このカラー方式では、表示デ
ータとして、Ｒ，Ｇ，Ｂの３色のデータを必要とする。
そのため、モノクロ方式のＬＣＤに比べて、同一の時間
内に、単純に計算して３倍の表示用データを処理する必
要がある。
【００４３】しかし、この発明の液晶表示変換装置で
は、先の図５に示したように、第１のフレームメモリ２
５と第２のフレームメモリ２６との独立した動作が可能
であるから、データの転送速度が向上され、サイクルも
短くなっているため、極めて有効である（請求項１の発
明）。
は、先の図５に示したように、第１のフレームメモリ２
５と第２のフレームメモリ２６との独立した動作が可能
であるから、データの転送速度が向上され、サイクルも
短くなっているため、極めて有効である（請求項１の発
明）。
【００４４】
【実施例２】次に、第２の実施例を説明する。この実施
例は、請求項２の発明に対応しており、図１の回路に示
したアドレス変換回路２１が設けられた点に特徴を有し
ている。そこで、請求項２の発明で付加されたアドレス
変換回路２１、すなわち、図１のアドレス変換回路２１
について、詳しく説明する。
例は、請求項２の発明に対応しており、図１の回路に示
したアドレス変換回路２１が設けられた点に特徴を有し
ている。そこで、請求項２の発明で付加されたアドレス
変換回路２１、すなわち、図１のアドレス変換回路２１
について、詳しく説明する。
【００４５】このアドレス変換回路２１は、図１から明
らかなように、書込みアドレス発生部２と、第１のフレ
ームメモリ２５または第２のフレームメモリ２６へアド
レスを与えるアドレス生成回路２４の間に配置されて、
各サイクルごとに２回、あるリードが連続したアドレス
をリードできるように書込みアドレスを変換する機能を
有している。
らかなように、書込みアドレス発生部２と、第１のフレ
ームメモリ２５または第２のフレームメモリ２６へアド
レスを与えるアドレス生成回路２４の間に配置されて、
各サイクルごとに２回、あるリードが連続したアドレス
をリードできるように書込みアドレスを変換する機能を
有している。
【００４６】図６は、液晶表示パネル上のアドレスの一
例を示す図である。図における数字は、アドレスを示
す。
例を示す図である。図における数字は、アドレスを示
す。
【００４７】この図６の例では、液晶表示パネル（ＬＣ
Ｄ）の１画面が、横方向に６４０ドット、縦方向に４８
０ラインで、それぞれ２４０ラインずつ、上画面と下画
面との２画面に分割されている場合である。また、１つ
のアドレスは、８ビットのデータを含む場合を示してい
る。
Ｄ）の１画面が、横方向に６４０ドット、縦方向に４８
０ラインで、それぞれ２４０ラインずつ、上画面と下画
面との２画面に分割されている場合である。また、１つ
のアドレスは、８ビットのデータを含む場合を示してい
る。
【００４８】この図６に示すように、ＬＣＤの１画面の
アドレスは、左上隅から開始して右方へ進み、その後の
行でも、左側から順次右方へ進んで、１，２，３，…
…，８０，……，１９２００（以上１９２００が上画
面），１９２０１，１９２０２，１９２０３，……，３
８４００（以上１９２００が下画面）、の計３８，４０
０のアドレスが与えられている。
アドレスは、左上隅から開始して右方へ進み、その後の
行でも、左側から順次右方へ進んで、１，２，３，…
…，８０，……，１９２００（以上１９２００が上画
面），１９２０１，１９２０２，１９２０３，……，３
８４００（以上１９２００が下画面）、の計３８，４０
０のアドレスが与えられている。
【００４９】そして、２分割駆動方式では、リード時
に、上画面と下画面の同一アドレスのデータを同時に転
送する必要がある。そこで、１つのサイクルで、アドレ
ス「１」と「１９２０１」、「２」と「１９２０２」、
「３」と「１９２０３」のように、読出す必要がある。
に、上画面と下画面の同一アドレスのデータを同時に転
送する必要がある。そこで、１つのサイクルで、アドレ
ス「１」と「１９２０１」、「２」と「１９２０２」、
「３」と「１９２０３」のように、読出す必要がある。
【００５０】そして、シングルポートのダイナミックＲ
ＡＭ（以下、ＤＲＡＭという）を使用するときは、２つ
のアドレスが離れているため、１サイクルでＲＡＳとＣ
ＡＳを、それぞれ２回ずつ与えなければならない。この
関係を、次の図７と図８で説明する。
ＡＭ（以下、ＤＲＡＭという）を使用するときは、２つ
のアドレスが離れているため、１サイクルでＲＡＳとＣ
ＡＳを、それぞれ２回ずつ与えなければならない。この
関係を、次の図７と図８で説明する。
【００５１】図７は、図１に示した第１のフレームメモ
リ２５のアドレス空間の一実施例を示す図である。図の
各欄内の数字は画面上のアドレス、左の欄外の数字はフ
レームメモリのアドレスを示す。
リ２５のアドレス空間の一実施例を示す図である。図の
各欄内の数字は画面上のアドレス、左の欄外の数字はフ
レームメモリのアドレスを示す。
【００５２】この図７に示すように、連続して読出すデ
ータが、一方のフレームメモリ、例えば第１のフレーム
メモリ２５の連続したアドレスに書込めるようにアドレ
スを与えれば、ＤＲＡＭのページモードを使用すること
ができる。
ータが、一方のフレームメモリ、例えば第１のフレーム
メモリ２５の連続したアドレスに書込めるようにアドレ
スを与えれば、ＤＲＡＭのページモードを使用すること
ができる。
【００５３】図８は、図７に示したフレームメモリの動
作タイミングを示すタイミングチャートで、(1) は１サ
イクル（ｎ）における従来のアクセスの一例、(2) はこ
の発明によるアクセスの一実施例を示す図である。
作タイミングを示すタイミングチャートで、(1) は１サ
イクル（ｎ）における従来のアクセスの一例、(2) はこ
の発明によるアクセスの一実施例を示す図である。
【００５４】先の図６のように、２つのアドレスが離れ
ているとき（各画面に対応した表示用のデータが、別個
のメモリに格納されているとき）は、各フレームメモリ
からデータの読出しを行う場合、従来のアクセス方法で
は、この図８(1) に示すように、１サイクル（ｎ）にお
いてＲＡＳとＣＡＳを、それぞれ２回ずつ与える必要が
ある。しかし、図７において、その左側の欄外に示すよ
うに、フレームメモリの連続したアドレスに書込むよう
にアドレスを与えておけば、図８(2) に示すように、１
サイクル（ｎ）においてＲＡＳを１回、ＣＡＳを２回与
えることにより（ページモード）、高速モードの使用が
可能となり、高価なメモリを使用する必要がない。
ているとき（各画面に対応した表示用のデータが、別個
のメモリに格納されているとき）は、各フレームメモリ
からデータの読出しを行う場合、従来のアクセス方法で
は、この図８(1) に示すように、１サイクル（ｎ）にお
いてＲＡＳとＣＡＳを、それぞれ２回ずつ与える必要が
ある。しかし、図７において、その左側の欄外に示すよ
うに、フレームメモリの連続したアドレスに書込むよう
にアドレスを与えておけば、図８(2) に示すように、１
サイクル（ｎ）においてＲＡＳを１回、ＣＡＳを２回与
えることにより（ページモード）、高速モードの使用が
可能となり、高価なメモリを使用する必要がない。
【００５５】図１のアドレス変換回路２１は、このよう
なフレームメモリの連続したアドレスに書込むようにア
ドレスを生成する機能を有している。したがって、従来
と同程度の処理速度を有するフレームメモリを少なくと
も２個使用することにより、高速処理が可能な液晶表示
変換装置を実現することができる（請求項２の発明）。
なフレームメモリの連続したアドレスに書込むようにア
ドレスを生成する機能を有している。したがって、従来
と同程度の処理速度を有するフレームメモリを少なくと
も２個使用することにより、高速処理が可能な液晶表示
変換装置を実現することができる（請求項２の発明）。
【００５６】
【発明の効果】請求項１の液晶表示変換装置では、複数
の各フレームメモリ（図１の２５，２６）は、ＬＣＤの
各サイクルで、読出し動作または書込み動作のいずれか
一方しか行わない。したがって、フレームメモリのアク
セス回数が減少され、高速のメモリを使用しなくても、
比較的安価なメモリで構成することが可能となり、装置
の価格を低減させることができる。
の各フレームメモリ（図１の２５，２６）は、ＬＣＤの
各サイクルで、読出し動作または書込み動作のいずれか
一方しか行わない。したがって、フレームメモリのアク
セス回数が減少され、高速のメモリを使用しなくても、
比較的安価なメモリで構成することが可能となり、装置
の価格を低減させることができる。
【００５７】請求項２の液晶表示変換装置では、請求項
１の液晶表示変換装置において、アドレス変換回路（図
１の２１）を付加している。したがって、メモリの高速
モードを使用することができ、請求項１の液晶表示変換
装置の効果に加えて、安価なメモリの使用が可能とな
り、装置の低価格化が実現される。また、ＬＣＤの転送
クロックが高速になっても対応が可能であるから、装置
の性能も向上される。
１の液晶表示変換装置において、アドレス変換回路（図
１の２１）を付加している。したがって、メモリの高速
モードを使用することができ、請求項１の液晶表示変換
装置の効果に加えて、安価なメモリの使用が可能とな
り、装置の低価格化が実現される。また、ＬＣＤの転送
クロックが高速になっても対応が可能であるから、装置
の性能も向上される。
【図１】この発明の液晶表示変換装置について、その要
部構成の一実施例を示す機能ブロック図である。
部構成の一実施例を示す機能ブロック図である。
【図２】図１に示したこの発明の液晶表示変換装置にお
いて、そのアドレス生成回路２４の詳細な構成の一実施
例を示す図である。
いて、そのアドレス生成回路２４の詳細な構成の一実施
例を示す図である。
【図３】この発明の液晶表示変換装置において、画面ご
との表示切替え動作を示すタイミングチャートである。
との表示切替え動作を示すタイミングチャートである。
【図４】図１に示したこの発明の液晶表示変換装置にお
いて、データ切替回路２３の詳細な構成の一実施例を示
す図である。
いて、データ切替回路２３の詳細な構成の一実施例を示
す図である。
【図５】この発明の液晶表示変換装置において、画面ア
ドレスごとの表示切替え動作を示すタイミングチャート
である。
ドレスごとの表示切替え動作を示すタイミングチャート
である。
【図６】液晶表示パネル上のアドレスの一例を示す図で
ある。図における数字は、アドレスを示す。
ある。図における数字は、アドレスを示す。
【図７】図１に示した第１のフレームメモリ２５のアド
レス空間の一実施例を示す図である。
レス空間の一実施例を示す図である。
【図８】図７に示したフレームメモリの動作タイミング
を示すタイミングチャートである。
を示すタイミングチャートである。
【図９】従来の液晶表示変換装置について、その要部構
成の一例を示す機能ブロック図である。
成の一例を示す機能ブロック図である。
【図１０】図９に示した表示制御装置１について、その
詳細な構成の一例を示す機能ブロック図である。
詳細な構成の一例を示す機能ブロック図である。
【図１１】従来の２分割駆動方式の液晶表示パネルにつ
いて、そのフレームメモリに対するデータの書込み動作
と読出し動作の一例を説明するためのタイミングチャー
トである。
いて、そのフレームメモリに対するデータの書込み動作
と読出し動作の一例を説明するためのタイミングチャー
トである。
１ 表示制御装置 ２ 書込みアドレス発生部 ３ フレームメモリ用のインターフェース部 ４ ＬＣＤ制御部 ５ 読出しアドレス発生部 ７ ＬＣＤ用のインターフェース部 ９ ＬＣＤ ２１ アドレス変換回路 ２２ フレームカウンタ ２３ データ切替回路 ２４ アドレス生成回路 ２５ 第１のフレームメモリ ２６ 第２のフレームメモリ ３１ 第１のバッファ ３２ 第２のバッファ ３３ 第３のバッファ ３４ 第４のバッファ
Claims (2)
- 【請求項１】 表示領域が分割された表示パネルを有す
る液晶表示装置において、 １画面分のアドレス空間を有する少なくとも２個のフレ
ームメモリと、 前記液晶表示装置の画面の表示回数をカウントするフレ
ームカウンタと、 前記少なくとも２個のフレームメモリのそれぞれのアド
レスを発生するアドレス生成回路と、 前記フレームメモリからのデータを制御するデータ切替
回路、とを備え、 前記フレームカウンタからの出力に基づいて前記アドレ
ス生成回路とデータ切替回路とを制御することにより、
前記フレームメモリの内の一方のフレームメモリが書込
み、他方のフレームメモリが読出しとなるときと、前記
一方のフレームメモリが読出し、他方のフレームメモリ
が書込みとなるとき、とを交互に切替えることを特徴と
する液晶表示変換装置。 - 【請求項２】 請求項１の液晶表示変換装置において、 分割された表示領域間で、同位置に対応するそれぞれの
データが、フレームメモリの隣接したアドレスに書込ま
れるように書込みアドレスを変換するアドレス変換回路
を備え、 前記フレームメモリの読出し時には、隣接したアドレス
が連続して読出されるように制御することを特徴とする
液晶表示変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312813A JPH07140941A (ja) | 1993-11-19 | 1993-11-19 | 液晶表示変換装置 |
| US08/338,185 US5657044A (en) | 1993-11-19 | 1994-11-09 | Liquid crystal display converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312813A JPH07140941A (ja) | 1993-11-19 | 1993-11-19 | 液晶表示変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140941A true JPH07140941A (ja) | 1995-06-02 |
Family
ID=18033723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312813A Pending JPH07140941A (ja) | 1993-11-19 | 1993-11-19 | 液晶表示変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5657044A (ja) |
| JP (1) | JPH07140941A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230833A (ja) * | 1996-02-23 | 1997-09-05 | Olympus Optical Co Ltd | 映像表示装置 |
| JP2005077946A (ja) * | 2003-09-02 | 2005-03-24 | Denso Corp | 液晶表示装置、及びその表示方法 |
| JP2008033276A (ja) * | 2006-07-04 | 2008-02-14 | Victor Co Of Japan Ltd | 画像表示装置、及び画像表示装置の駆動方法 |
| JP2008070561A (ja) * | 2006-09-13 | 2008-03-27 | Canon Inc | 表示装置及びその制御方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0983790A (ja) * | 1995-09-07 | 1997-03-28 | Canon Inc | 二値化処理装置 |
| TW527579B (en) * | 1998-12-14 | 2003-04-11 | Kopin Corp | Portable microdisplay system and applications |
| JP4794756B2 (ja) * | 2001-06-13 | 2011-10-19 | ローム株式会社 | 表示駆動装置 |
| KR100995625B1 (ko) * | 2003-12-29 | 2010-11-19 | 엘지디스플레이 주식회사 | 액정표시장치와 그의 구동방법 |
| KR20060004857A (ko) * | 2004-07-10 | 2006-01-16 | 엘지전자 주식회사 | 이동통신단말기의 엘씨디 구동 장치 및 방법 |
| CN100399379C (zh) * | 2005-05-31 | 2008-07-02 | 友达光电股份有限公司 | 显示面板以及相关的电子装置与驱动方法，图像显示装置 |
| JP2007241039A (ja) * | 2006-03-10 | 2007-09-20 | Tohoku Pioneer Corp | 表示パネルの駆動装置および駆動方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176985A (ja) * | 1983-03-26 | 1984-10-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
| US4745485A (en) * | 1985-01-28 | 1988-05-17 | Sanyo Electric Co., Ltd | Picture display device |
| EP0291252A3 (en) * | 1987-05-12 | 1989-08-02 | Seiko Epson Corporation | Method of video display and video display device therefor |
| FR2657987B1 (fr) * | 1990-02-06 | 1992-04-10 | Commissariat Energie Atomique | Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre. |
-
1993
- 1993-11-19 JP JP5312813A patent/JPH07140941A/ja active Pending
-
1994
- 1994-11-09 US US08/338,185 patent/US5657044A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230833A (ja) * | 1996-02-23 | 1997-09-05 | Olympus Optical Co Ltd | 映像表示装置 |
| JP2005077946A (ja) * | 2003-09-02 | 2005-03-24 | Denso Corp | 液晶表示装置、及びその表示方法 |
| JP2008033276A (ja) * | 2006-07-04 | 2008-02-14 | Victor Co Of Japan Ltd | 画像表示装置、及び画像表示装置の駆動方法 |
| JP2008070561A (ja) * | 2006-09-13 | 2008-03-27 | Canon Inc | 表示装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5657044A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587726A (en) | Method and apparatus for increasing the speed of operation of a double buffered display system | |
| JP3253481B2 (ja) | メモリインターフェイス回路 | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JP4620974B2 (ja) | 表示パネル用制御装置及びそれを有する表示装置 | |
| JP3359270B2 (ja) | メモリー制御装置と液晶表示装置 | |
| US5657044A (en) | Liquid crystal display converter | |
| JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JP2008304763A (ja) | 表示装置 | |
| JPH11338424A (ja) | 液晶コントローラおよびそれを用いた液晶表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| JPH0310293A (ja) | 画像データ処理装置 | |
| JPH04190387A (ja) | 液晶表示装置 | |
| JPH04318595A (ja) | 液晶パネル駆動装置 | |
| JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
| JPH07199864A (ja) | 表示装置 | |
| JP2001042838A (ja) | 液晶表示装置とその駆動方法 | |
| JPH09218666A (ja) | 液晶表示パネルの駆動装置 | |
| JPH03188492A (ja) | 画像表示装置におけるデータの制御方式 | |
| JPH06139136A (ja) | 表示メモリアクセス方式 | |
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPH04225424A (ja) | 表示制御回路 | |
| JPS63175885A (ja) | Ｃｒｔ表示装置の表示メモリクリア方式 | |
| JPH0415689A (ja) | 画像表示回路 |