JPH05108537A - マイクロコンピユータに於けるメモリデータ転送方法 - Google Patents
マイクロコンピユータに於けるメモリデータ転送方法Info
- Publication number
- JPH05108537A JPH05108537A JP3265818A JP26581891A JPH05108537A JP H05108537 A JPH05108537 A JP H05108537A JP 3265818 A JP3265818 A JP 3265818A JP 26581891 A JP26581891 A JP 26581891A JP H05108537 A JPH05108537 A JP H05108537A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- memory
- cycle
- data transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000003068 static effect Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102000016917 Complement C1 Human genes 0.000 description 1
- 108010028774 Complement C1 Proteins 0.000 description 1
- 108090000955 Complement C2 Proteins 0.000 description 1
- 102000004381 Complement C2 Human genes 0.000 description 1
- 108010028778 Complement C4 Proteins 0.000 description 1
- 238000003870 depth resolved spectroscopy Methods 0.000 description 1
- 208000009743 drug hypersensitivity syndrome Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータのダイナミックＲＡＭリ
フレッシュサイクルの時間を利用してマイクロコンピュ
ータの処理能力を低下させることなくメモリのデータ転
送を行なう。 【構成】マイクロコンピュータのダイナミックＲＡＭリ
フレッシュサイクル６は、ダイナミックＲＡＭを使用し
ていないシステムに於いては必要のないサイクルであ
る。その時間を利用してメモリのデータをマイクロコン
ピュータの中介無しに直接データのやりとりを行なう。
フレッシュサイクルの時間を利用してマイクロコンピュ
ータの処理能力を低下させることなくメモリのデータ転
送を行なう。 【構成】マイクロコンピュータのダイナミックＲＡＭリ
フレッシュサイクル６は、ダイナミックＲＡＭを使用し
ていないシステムに於いては必要のないサイクルであ
る。その時間を利用してメモリのデータをマイクロコン
ピュータの中介無しに直接データのやりとりを行なう。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータを
使ったシステムのメモリデータ転送方法にかかり、特
に、ダイナミックＲＡＭのリフレッシュサイクルを利用
したデータ転送方法に関する。
使ったシステムのメモリデータ転送方法にかかり、特
に、ダイナミックＲＡＭのリフレッシュサイクルを利用
したデータ転送方法に関する。
【０００２】
【従来の技術】代表的なマイクロコンピュータのメモリ
アクセス方法としては、図２に示すように、アクセスす
べきメモリのアドレスを指定するアドレスバス上のＡＤ
ＤＲＥＳＳ ＢＵＳ信号の補１と、そのアドレスのデー
タをマイクロコンピュータとの間でやりとりする為のデ
ータバス上のＤＡＴＡ ＢＵＳ信号の補２と、メモリへ
のアクセスサイクルである事をメモリに伝える為のＭＥ
ＭＯＲＹ ＲＥＱＥＳＴ信号の補３と、ダイナミックＲ
ＡＭのリフレッシュサイクルである事をメモリに伝える
ＲＥＦＲＥＳＨ信号の補４を有している。
アクセス方法としては、図２に示すように、アクセスす
べきメモリのアドレスを指定するアドレスバス上のＡＤ
ＤＲＥＳＳ ＢＵＳ信号の補１と、そのアドレスのデー
タをマイクロコンピュータとの間でやりとりする為のデ
ータバス上のＤＡＴＡ ＢＵＳ信号の補２と、メモリへ
のアクセスサイクルである事をメモリに伝える為のＭＥ
ＭＯＲＹ ＲＥＱＥＳＴ信号の補３と、ダイナミックＲ
ＡＭのリフレッシュサイクルである事をメモリに伝える
ＲＥＦＲＥＳＨ信号の補４を有している。
【０００３】次に動作について説明する。
【０００４】マイクロコンピュータの基本的なメモリの
アクセスサイクルは、メモリのデータをマイクロコンピ
ュータに読み込む為のメモリリードサイクル５とダイナ
ミックＲＡＭのリフレッシュを行う為のリフレッシュサ
イクル６から成る。
アクセスサイクルは、メモリのデータをマイクロコンピ
ュータに読み込む為のメモリリードサイクル５とダイナ
ミックＲＡＭのリフレッシュを行う為のリフレッシュサ
イクル６から成る。
【０００５】尚、図２および後から説明する本発明の実
施例の図１において、各信号の補はそれぞれの上に横線
を付けて示している。
施例の図１において、各信号の補はそれぞれの上に横線
を付けて示している。
【０００６】
【発明が解決しようとする課題】この従来のマイクロコ
ンピュータのメモリアクセス方法では、リフレッシュの
必要の無いスタティックＲＡＭ（ＳＲＡＭ）を使用して
いる場合もリフレッシュサイクルが強制的に挿入されシ
ステム全体の処理能力を低下させる要因になっていた。
ンピュータのメモリアクセス方法では、リフレッシュの
必要の無いスタティックＲＡＭ（ＳＲＡＭ）を使用して
いる場合もリフレッシュサイクルが強制的に挿入されシ
ステム全体の処理能力を低下させる要因になっていた。
【０００７】
【課題を解決するための手段】本発明のマイクロコンピ
ュータのメモリアクセス方法は、スタティックＲＡＭを
使用しているシステムに於いて必要の無いダイナミック
ＲＡＭリフレッシュサイクルの時間を利用し、マイクロ
コンピュータを介さないで直接メモリからデータを読み
出したり書き込んだりする機能を備えている。
ュータのメモリアクセス方法は、スタティックＲＡＭを
使用しているシステムに於いて必要の無いダイナミック
ＲＡＭリフレッシュサイクルの時間を利用し、マイクロ
コンピュータを介さないで直接メモリからデータを読み
出したり書き込んだりする機能を備えている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例のタイミングチャ
ートである。この図１で図２と同じ機能の個所は同じ符
号同じ名称で示している。
ートである。この図１で図２と同じ機能の個所は同じ符
号同じ名称で示している。
【００１０】従来のメモリからデータをマイクロコンピ
ュータに読み込む為のメモリリードサイクル５の次のサ
イクルであるダイナミックＲＡＭリフレッシュサイクル
をマイクロコンピュータの介さないメモリリードサイク
ル７となる様に回路構成をし、その時に読み出したデー
タを別の外部メモリ直接転送する様にする。
ュータに読み込む為のメモリリードサイクル５の次のサ
イクルであるダイナミックＲＡＭリフレッシュサイクル
をマイクロコンピュータの介さないメモリリードサイク
ル７となる様に回路構成をし、その時に読み出したデー
タを別の外部メモリ直接転送する様にする。
【００１１】又、外部メモリのデータをメモリに書き込
む場合も同様にダイナミックＲＡＭリフレッシュサイク
ル内に行なう。
む場合も同様にダイナミックＲＡＭリフレッシュサイク
ル内に行なう。
【００１２】
【発明の効果】以上説明したように本発明は、マイクロ
コンピュータのダイナミックＲＡＭリフレッシュサイク
ルの時間を利用しデータの転送を行なうことが出来るの
で、システムの処理能力は現状のままメモリ内のデータ
を読み込み又は書き込みができるという効果を有する。
コンピュータのダイナミックＲＡＭリフレッシュサイク
ルの時間を利用しデータの転送を行なうことが出来るの
で、システムの処理能力は現状のままメモリ内のデータ
を読み込み又は書き込みができるという効果を有する。
【図１】本発明の一実施例のタイミングチャートを示す
図。
図。
【図２】従来のマイクロコンピュータのメモリアクセス
タイミングチャートを示す図。
タイミングチャートを示す図。
１ ＡＤＤＲＥＳＳ ＢＵＳ（アドレスバス）信号の
補 ２ ＤＡＴＡ ＢＵＳ（データバス）信号の補 ３ ＭＥＭＯＲＹ ＲＥＱＥＳＴ（メモリリクエス
ト）信号の補 ４ ＲＥＦＲＥＳＨ（リフレッシュ）信号の補 ５ メモリリードサイクル ６ ダイナミックＲＡＭリフレッシュサイクル ７ メモリデータ転送サイクル
補 ２ ＤＡＴＡ ＢＵＳ（データバス）信号の補 ３ ＭＥＭＯＲＹ ＲＥＱＥＳＴ（メモリリクエス
ト）信号の補 ４ ＲＥＦＲＥＳＨ（リフレッシュ）信号の補 ５ メモリリードサイクル ６ ダイナミックＲＡＭリフレッシュサイクル ７ メモリデータ転送サイクル
Claims (2)
- 【請求項１】 マイクロコンピュータのダイナミックＲ
ＡＭ（ＤＲＡＭ）のリフレッシュサイクルが、ダイナミ
ックＲＡＭを使用していないシステムでは必要が無い無
意味な時間である事を利用し、その時間にメモリのデー
タを読み書きすることを特徴とするマイクロコンピュー
タに於けるメモリデータ転送方法。 - 【請求項２】 前記システムはスタティックＲＡＭを使
用しているシステムである請求項１に記載のマイクロコ
ンピュータに於けるメモリーデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265818A JPH05108537A (ja) | 1991-10-15 | 1991-10-15 | マイクロコンピユータに於けるメモリデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265818A JPH05108537A (ja) | 1991-10-15 | 1991-10-15 | マイクロコンピユータに於けるメモリデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108537A true JPH05108537A (ja) | 1993-04-30 |
Family
ID=17422487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265818A Pending JPH05108537A (ja) | 1991-10-15 | 1991-10-15 | マイクロコンピユータに於けるメモリデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108537A (ja) |
-
1991
- 1991-10-15 JP JP3265818A patent/JPH05108537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7917692B2 (en) | Method and system for using dynamic random access memory as cache memory | |
| JPH05108537A (ja) | マイクロコンピユータに於けるメモリデータ転送方法 | |
| JP3061824B2 (ja) | 半導体メモリ | |
| JPH10255468A (ja) | Ｄｒａｍのリフレッシュ装置 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPS6339057A (ja) | 仮想記憶メモリ | |
| JPS5918792B2 (ja) | リフレツシユ読取り書込み制御方式 | |
| JPS5924427B2 (ja) | 表示装置 | |
| KR0161471B1 (ko) | 디램의 페이지모드 동작방법 | |
| JP2600137Y2 (ja) | メモリ増設装置 | |
| JP2002091823A (ja) | 画像表示装置に使用されるメモリ制御装置 | |
| JPH0214741B2 (ja) | ||
| JPH05135577A (ja) | 半導体記憶装置 | |
| JPH09102192A (ja) | リフレッシュ制御方法 | |
| JPH03225695A (ja) | メモリカード | |
| JPS6213688B2 (ja) | ||
| JPH0420698U (ja) | ||
| JPH0554637A (ja) | ダイナミツクｒａｍ | |
| JPS60119694A (ja) | ダイナミックメモリのリフレッシュ方法 | |
| JPH0476886A (ja) | メモリ | |
| JPH05198168A (ja) | Ｆｉｆｏ型のｄｒａｍ | |
| JPH03266294A (ja) | ダイナミックメモリ | |
| JPH01282794A (ja) | ダイナミックｒａｍの制御回路 | |
| JPS6278664A (ja) | デ−タアクセス同期方式 | |
| JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 |