JPH04207515A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフィルタ回路に係り、特に低周波領域において
使用するモノリシックタイプのパイボ−ラ集積回路から
なるフィルタ回路に関する。

第８図は従来のフィルタ回路の一例の回路図を示す。同
図中、ｌＯは演算増幅器である。演算増幅器１０の非反
転入力端子と入力端子１１の間には、互いに直列に接続
された同一抵抗値の２本の抵抗Ｒ，Ｒが接続されている
。演算増幅器ｌＯの非反転入力端子と電源電圧端子Ｖ　
ｃｃの間にはコンデンサＣが接続されている。抵抗Ｒ，
Ｒ夫々の接続点と演算増幅器１０の出力端子との間には
、前記コンデンサＣの２倍の容量のコンデンサ２Ｃか接
続されている。これにより、演算増幅器１０から低域フ
ィルタ特性が付与された信号か取り出される。

第９図は従来のフィルタ回路の他の例の回路図であって
、演算増幅器を使用した周知の構成の高域フィルタ（以
下ＨＰＦと略す）の回路図を示す。

同図に示す構成は第８図において抵抗とコンデンサを入
れ替えた構成であり、その説明は省略する。

上記の従来回路の夫々において遮断周波数ｆ。

は、 ■ て表わされる。

従来、上記のフィルタ回路をＩＣて構成する方法として
、スイッチトキャバノタフィルタ技術か知られている。

これはＭＯ３容量とアナログスイッチとを組み合わせて
アナログスイッチをスイッチングすることにより、等測
的にスイッチング速度と反比例した抵抗値を得てフィル
タ回路を構成するものである。スイッチトキャパノタフ
ィルタは、第８図及び第９図に示す全ての部品をＩＣチ
ップ内に作り込め、遮断周波数を数（ｋＨｚ）の低周波
領域に設定するのに丁度１１である。

第１０図は第８図示の従来回路を集積回路化したときの
構成図、第１１図は第９図示の従来回路を集積回路化し
たときの構成図を示す。以下、第１０図について説明す
る。

第１０図において、１０はバイポーラＩＣ内部に設けら
れた演算増幅器、抵抗Ｒ，Ｒ、コンデンサ２Ｃ，Ｃはデ
ィスクリート部品である。

演算増幅器１０の反転入力端子と出力端子は互いに接続
されてＩＣの外付は端子１４に、非反転入力端子は外付
は端子１３に夫々接続されている。

外付は端子１２．１３の間には互いに直列に接続された
同一抵抗値の２本の抵抗Ｒ，Ｒが接続されている。外付
は端子１３と電源電圧端子Ｖｃｃの間にはコンデンサＣ
が接続されている。抵抗Ｒ，Ｒ夫々の接続点と外付は端
子１４の間には、前記コンデンサＣの２倍の容量のコン
デンサ２Ｃか接続されている。

次に第１１図について説明する。第１１図において、演
算増幅器ｌＯはバイポーラ１．　Ｃ内部に設けられ、外
付は端子１３．１４を介してディスクリート部品に接続
されている。この構成は、第１０図のＬＰＦの構成にお
いて抵抗とコンデンサを入れ替えた構成であり、詳しい
説明は省略する。

以上説明したとおり、バイポーラＩＣにより数〔ｋ±〕
の遮断周波数のフィルタを構成する場合には、演算増幅
器のみをＩＣ化してチップ上に設けて、抵抗とコンデン
サはディスクリート部品をＩＣに外付けしてフィルタを
構成していた。

すなわち、一般にバイポーラＩＣで形成出来るコンデン
サの最大容量値は数１０（ｐＦ）程度であり、これによ
り数［ｋＨｚ）の遮断周波数のフィルタを構成するため
には、（１）式より、必要な抵抗値は約１０（ＭΩ〕と
なる。

ところが、バイポーラＩＣで数１０［：ＭΩ〕の抵抗値
を構成すると、抵抗値の絶対精度及び温度係数は実用レ
ベルの３倍位悪化してしまう。抵抗のこれらの特性を考
慮すると、実用的には３００〜４００　　（ｋΩ〕程度
かバイポーラＩＣで使用出来る抵抗の最大値となる。

このため、バイポーラＩＣチップ内に作り込めるフィル
タ回路の遮断周波数は、最低でも数１００（ｋＨｚ）程
度となり、低周波領域のフィルタは実現出来なかった。

したかって、第１０図及び第１１図に示すように、ＩＣ
化された演算増幅器１０に抵抗とコンデンサを外付けし
て、数〔ｋ＆〕の遮断周波数のフィルタ回路を構成して
いた。

発明か解決しようとする課題 しかし、スイッチトキャパシタフィルタはスイッチング
を行なっており、減衰特性に段差を生じる。また、スイ
ッチトキャパソタフィルタはスイッチングを行なってい
るので折り返しノイズを発生する。

したかって、これを除去するためのアナログフィルタか
後段に必要となり、回路の構成部品点数か増加し、コス
ト及び小型化の両面で不利であるという問題かあった。

さらに、バイポーラのリニアＩＣと１チツプ化するため
には、高価なりｉＣＭＯ３技術を使用しなければならな
かった。

バイポーラＩＣの場合には、前述のとおりコンデンサの
内蔵は不可能である。また、バイポーラＩＣの抵抗値の
絶対精度は、数百〔ｋΩ〕以下の範囲でも±３０％以内
でばらつくことか知られている。このために、遮断周波
数を精確に実現するためには、抵抗もコンデンサ同様外
付けて構成する必要か有り、コンデンサも大型のフィル
ムコンデンサを使う必要かあった。したかって、回路の
構成部品点数が増加し、コスト及び小型化の点て不利で
あるという問題があった。

さらに、遮断周波数数１００　　（ｋΩ〕以上のフィル
タを構成する時、ＩＣＩチップ内に抵抗、コンデンサを
形成する場合には、夫々の抵抗、コンデンサは絶対値は
ばらつくか、このばらつきは主に製造プロセスに起因す
るものであるため、互いに相対関係を持ったままばらつ
く。したかって、多段のフィルタ回路をＩＣチップ内に
構成した場合には、遮断周波数の絶対的なばらつきは生
じても、各段の特性が同じ様にばらつくために、フィル
タの減衰特性の肩の付近の特性かばらつくことはなかっ
た。

これに対して、バイポーラＩＣに抵抗、コンデンサの全
てのディスクリート部品を外付けして遮断周波数を低周
波領域に設定した多段フィルタを構成する場合には、個
々の部品のばらつきを考慮して各段の特性を合わせ込む
ことは困難であった。

したかって、フィルタの減衰特性の肩の付近の特性かば
らつき易いという欠点かあった。特に遮断周波数を変更
する場合に、各段の部品定数を選んで、各段の特性を合
わせ込むことが困難であるという問題があった。

本発明は上記の欠点に鑑みてなされたものであって、温
度係数と絶対精度が優れていて、少ない部品点数で構成
出来て低コスト化及び小型化に有利で、特性がばらつく
ことなく遮断周波数の変更が容易なバイポーラＩＣによ
るフィルタ回路を提供することを目的とする。

課題を解決するための手段 上記の問題を解決するために本発明では、第１及び第２
のバッファアンプと、 該第１及び第２のバッファアンプの両出力端子間に接続
された第１の抵抗と、 該第１の抵抗に流れる電流を対数圧縮後に伸長して所定
比率て除算した値の電流を該第２のバッファアンプの入
力端子に帰還入力する帰還回路と、該第２のバッファア
ンプの入力端子に接続されたｍｉｌ＋のコンデンサとを
有し、 前記第１のバッファアンプの入力端子に入力信号を供給
して該第２のバッファアンプと該第１のコンデンサの接
続点よ゛り周波数選択された信号を取り出すよう構成し
た。

また、前記第１のコンデンサに代えて前記第２のバッフ
ァアンプの入力端子に第２のコンデンサを接続し、該第
２のコンデンサを介して入力信号を供給し、該第２のバ
ッファアンプと該第２のコンデンサの接続点より周波数
選択された信号を取り出すよう構成した。

作用 前記第１又は第２のバッファアンプの入力端子に入力信
号が供給されると、該第１及び第２のバッファアンプの
出力端子間に接続された前記第１の抵抗に電流が流れる
。

該第１の抵抗に流れる電流は、対数圧縮伸長され、所定
比率で除算された電流となって、前記第２のバッファア
ンプの入力端子に帰還入力される。

前記第１の抵抗値を前記所定比率で逓倍した抵抗値か、
前記第１及び第２の入力端子間に得られる。

前記第２のバッファアンプの入力端子に前記第１のコン
デンサを接続し、前記第１のバッファアンプの入力端子
に入力信号を供給すれば、前記第２のバッファアンプと
前記第１のコンデンサの接続点に周波数選択された信号
か得られる。

実施例 第１図は本発明の一実施例の回路図を示す。同図の回路
構成は、第８図に示したＬＰＦ回路において、夫々の抵
抗Ｒ，Ｒを同一回路構成のインピーダンス逓倍回路８．
及び８２て置き替えた構成である。

インピーダンス逓倍回路８．．８．は端子Ｉ及び端子２
を有している。インピーダンス逓倍回路８、の端子２は
、インピーダンス逓倍回路８□の端子ｌに接続されてい
る。インピーダンス逓倍回路８Ｉの端子２とインピーダ
ンス逓倍回路８２の端子Ｉ夫々の接続点と演算増幅器１
０の出力端子の間には、コンデンサ２Ｃが接続されてい
る。

インピーダンス逓倍回路８２の端子２は演算増幅器１０
の非反転入力端子に接続されている。インピーダンス逓
倍回路８２の端子２とグランドの間ニは、前記コンデン
サ２Ｃの半分の容量のコ〉デンサＣか接続されている。

演算増幅器１０の反転入力端子と出力端子夫々は、互い
に接続されている。

インピーダンス逓倍回路８□、８□はまた、定電圧端子
６およびカレントミラ一端子７を存している。インピー
ダンス逓倍回路８Ｉ、８２夫々の定電圧端子６は互いに
接続されて、ＮＰＮ形電流源トランジスタＱ８のベース
に接続されている。

電流源トランジスタＱ８のエミッタはＩＣの外付は端子
４を介して外付は抵抗Ｒ８の一端に接続されている。外
付は抵抗Ｒ８の他端はＩＣのグランド端子５に接続され
ている。ＰＮＰ形トランジスタＱ５のベースはコレクタ
に接続される一方、インピーダンス逓倍回路８６，８□
夫々のカレントミラ一端子７を介して、インピーダンス
逓倍回路８、．８２内部に夫々設けられた後述のＰＮＰ
形トランジスタＱ５と対を成してカレントミラー回路を
構成するＰＮＰ形トランジスタのベースに接続されてい
る。トランジスタＱ５のエミッタは電源電圧端子Ｖ　ｃ
ｃに、コレクタは電流源トランジスタＱ、のコレクタに
接続されている。

インピーダンス逓倍回路８．．８２並びに演算増幅器１
０には、電源電圧ＶＣＣおよびグランドが夫々接続され
ている。

上記構成によれば、定電圧端子６を介して電流源トラン
ジスタＱ、のベースに印加される電圧と、外付は抵抗Ｒ
８とで設定される電流か、インピーダンス逓倍回路８＋
、８を内部に設けられトランジスタＱ、とカレントミラ
ー回路を構成しているトランジスタ夫々に流れる。

次に、第２図は本発明の要部の一実施例の具体的回路図
で、前記インピーダンス逓倍回路８１及び８．の具体的
回路図を示す。同図中、第１図と同一構成部分について
は同一符号を付し、その説明を省略する。なお、第２図
では第１図中に付した添字は省略しである。

第２図において、破線枠内に示すインピーダンス逓倍回
路８の端子１には、信号電圧Ｖａなる信号源３が接続さ
れて前記第１のバッファアンプに相当するＰＮＰ形トラ
ンジスタＱ　Ｉ＋のベースに接続されている。抵抗ＲＬ
は端子２から見た負荷のインピーダンスである。カレン
トミラ一端子７には、トランジスタＱ５と対を成してカ
レントミラー回路を構成するＰＮＰ形トランジスタＱ４
のベースが、定電圧端子６には、電圧源Ｅ３およびＮＰ
Ｎ形トランジスタＱ、のベースか夫々接続されている。

ＰＮＰ形トランジスタＱ、、Ｑ２並びにＱｌ。

Ｑ３およびＮＰＮ形トランジスタＱ、、Ｑｌ、及びＰＮ
Ｐ形トランジスタＱ１□＋０＋ｓは夫々カレントミラー
回路を構成している。電流源トランジスタＱ、のコレク
タはカレントミラー回路のトランジスタＱ、のコレクタ
に、エミッタは抵抗ＲＡに夫々接続されている。抵抗Ｒ
Ａの一端は、グランドに接地されている。

前記第１．第２のバッファアンプに相当するＰＮＰ形ト
ランジスタＱＩＩＩＱ＋２夫々はＮＰＮ形トランノスタ
Ｑ　ＩｌＩ　　Ｑ＋４夫々とダーリントン接続されてお
り、これらのトランジスタＱ　ｌ　ｌ　”　Ｑ　ｌ　１
によって差動回路か構成されている。トランジスタＱＩ
ＩＩＱ＋２夫々のエミッタは電流源トランジスタＱ２．
Ｑ３のコレクタに接続され、Ｑ、、、Ｑ、□のエミッタ
間には前記第１の抵抗ＲＥか接続され、トランジスタＱ
　Ｉ＋のベースに信号源３より電圧Ｖａの信号が供給さ
れている。

トランジスタＱｌｌ＋Ｑｚ夫々は電流／電圧変換を行な
って信号の対数圧縮を行なうものであり、そのエミッタ
に共通に接続されたダイオードＤ０は次段の差動回路と
動作点を合わすためのシフト用のものである。

トランジスタＱ＋ｓ＋Ｑ＋ｇはトランジスタＱ　ｌ　７
　＋Ｑ　ｍｌのカレントミラー回路に接続された差動回
路を構成しており、これらのベース間に印加される電圧
信号を電圧／電流変換を行なって信号の対数伸長を行な
う。トランジスタＱ　＋ｇのコレクタより出力される電
流信号は負荷抵抗Ｒして電圧信号に変換されて端子２よ
り８力される。

次に本実施例の動作について第３図の等価回路図と共に
説明する。抵抗ＲＡ、Ｒ，夫々を流れる電流は夫々（Ｅ
Ｓ　　’／”ＩＩＥ）　／　ＲＡ　、（Ｅｓ　　ＶＩＥ
）／Ｒｅて表わされる。したかつて、各カレントミラー
回路の働きにより電流源トランジスタＱ２およびＱ３の
コレクタに流れる電流■Ａ／２と、電流源トランジスタ
Ｑ６のコレクタに流れる電流Ｉ、の比は、抵抗ＲＡと抵
抗Ｒ，の比て設定出来る。

第２図の回路の等価回路を示す第３図中、差動回路を構
成するトランジスタＱ２．．　　Ｑ２□及び対数圧縮を
行なうダイオードＤ、、Ｄ２は第２図のトランジスタＱ
　ＩＩ〜Ｑ　１１に対応している。第３図において、出
力電圧Ｖ。は Ｖｏ　＝　（Ｉｉ−１，）Ｒ。

と表わされる。一方、トランジスタＱ２．．Ｑ、□夫々
の直列抵抗ｒ、か抵抗ＲＥより充分小さいとすると、電
流１．、Ｔ２は次式で表わされる。

ｒ、＝　ＩＡ／２＋　（Ｖａ／２）ＲＥ＝　Ｌ　／２＋
ｉ　ａ　　　　　　　・−（２）Ｉ　２　　＝　ＴＡ　
／　２　　　ｓ　ａ　　　　　　　　　　　＝１３）但
し、信号電流ｉ　ａ＝　（Ｖａ／２）ＲＥまた、トラン
ジスタＱ　２１　＋　　Ｑ　２２夫々のコレクタ間電圧
Ｖ、はダイオードＤ、、Ｄ、の順方向電圧降下ＶＢＥＩ
ｒＶＢＩＺより次式で表わされる。

Ｖ　ｓ　”　Ｖ　８ＥＩ　　Ｖ　ＲＥ２　　　　　”１
４１ここで、ダイオードＤ　１．　Ｄ　２を構成するト
ランジスタＱ＋２＋Ｑ１４夫々のコレクタ・ベース間接
合逆方向飽和電流を■８とし、ボルツマン定数ｋ、電子
の電荷量ｑ、絶対温度Ｔとすると次式か得られる。

（４）式より （７）式より 一方、トランジスタＱ　Ｉ　Ｓｒ　　Ｑ　ｌ　ｇ夫々の
コレクタ電流！、、１．は■８−０のときｒ、＝Ｔ、で
ある。

また、トランジスタＱ　ｌ　１　＋　　Ｑ　ｌ　８はカ
レントミラー回路であるためトランジスタＱ　Ｉ　７＋
　　Ｑ　ｌ　１夫々のコレクタ電流１＊、Ｉｂは同一で
ある。

ここで、信号か入来してＶ、≠０となると■。

≠１．となる。このとき（２）、　（３１と同様にして
１Ｂ １　、　　＝　　−＋　ｉ　　ｂ　　　　　　　　　　
　　　　　・（９）■８ ｒ　４＝　　−−ｉ　　ｂ　　　　　　　　　　　　　
　　−ＧＯ）Ｖ　−＝　Ｖ　−ｔ−Ｖ−ａｔ４”’０ｎ
（ＩＩ）−（１３式より １４）式より １、　　　　　　　Ｉい （８）式を代入して ＩＡ 同様ｌこして ■８ 従って、 ＩＡ　　　　　　ＩＢ ここて■。＝　（１３−１，）ＲＬであるので（２）。

（３）、０８式より ＩＡ したかって、 ＩＡ、！、はＲＡ、Ｒ，に反比例するからこの０９）式
より、信号電流ｉａに電流比１／Ｋを掛けたものか出力
電流Ｉ０となることかわかる。

また（イ）式よりＲＡ、Ｒ，、ＲＥの比を変えることに
よって出力電流Ｉ０を自由に設定可能である。

すなわち、抵抗ＲＡ、　　Ｒｈの値を選ぶことにより、
端子１，２間の抵抗値を抵抗ＲＥのに倍とすることか出
来る。

抵抗ＲＡ、ＲＥをＩＣ内部に構成し、第１図に示す如く
抵抗Ｒ５を外付けのディスクリート部品とすれば、ＱＧ
式から明らかなように、主に製造工程に起因する抵抗Ｒ
Ａ、ＲＥの絶対精度、温度係数等のばらつきは一様にば
らつくために打消される。

また、夫々カレントミラー回路を構成するトランジスタ
Ｑ、、Ｑ、とトランジスタＱ、、Ｑ、の各エミツタ面積
比を増減変更することにより、外付は抵抗ＲＢを流れる
電流とトランジスタＱ、のコレクタ電流Ｉ、の比を変え
ることかできる。このため、出力電流Ｉ。を決定し、抵
抗ＲＡ、Ｒｅの値を選定する際の自由度を増すことかで
きる。

したかって、抵抗Ｒ６に絶対精度、温度係数の優れたデ
ィスクリート部品を用い、Ｋ−３０程度に設定する様に
夫々の抵抗ＲＡ、Ｒ，，ＲＥの値を選ぶことにより、絶
対精度、温度係数ともに優れた約１０（ＭΩ〕の大抵抗
値をバイポーラＩＣにて実現することか出来る。

定電流トランジスタＱ、、Ｑ、のエミッタサイズにより
抵抗ＲＡ、　Ｒｓの値は異なるか、ＲＥ＝４００　　（
ＫΩ〕に対してＲＡ＝１００　　［ｋΩ：ｌ、ＲＢ−２
５０（ｋΩ〕に設定して端子１，２間の抵抗値約１０〔
ＭΩ〕か得られている。

上述した構成のインピーダンス逓倍回路８１゜８２の端
子２にコンデンサ２Ｃ，Ｃを接続して構成した第１図の
フィルタ回路はＬＰＦ特性を示し、遮断周波数ｆ、は、 （たたし、Ｆ＝ＲＥ／ＲＡである。） で表わされる。

したかって前述したとおり、抵抗ＲＡ、ＲＥのばらつき
は打消され、遮断周波数ｆｅのばらつきはＩＣに形成さ
れるコンデンサＣと外付は抵抗Ｒ６のばらつきに依存す
る。

同−ＩＣチップ上に形成されるコンデンサの特性は、夫
々の相対関係は保たれる。したがって、外付は抵抗Ｒｓ
に絶対精度、温度係数の優れた抵抗を用いて多段ＬＰＦ
を構成すれば、各段の特性か揃った、絶対精度、温度特
性の優れたＬＰＦをバイポーラＩＣ技術でモノリシック
ＩＣ化することか出来る。

また上記構成の多段ＬＰＦによれば、ディスクリート抵
抗Ｒ１１の値のみを変更することにより各段の遮断周波
数の変更を同時に、しかも−様に行なうことか出来る。

このため、フィルタの減衰特性の遮断周波数付近の特性
かばらつくこともなく、遮断周波数の変更を連続的に行
なうことか出来る。

第５図、第６図、第７図は本発明のフィルタ回路の温度
特性を示す図である。

第５図は本発明のインピーダンス逓倍回路８を用いて０
次から６次までの遮断周波数３（ｋＨｚ）のＬＰＦを構
成し、気温＋８０°Ｃの条件で計算機によりンミュレー
ノヨンした減衰特性を示す。第６図、第７図夫々は、同
様に気温＋２５°Ｃ及び−３０°Ｃの条件で計算機によ
りシミュレーションした減衰特性を示す。夫々の抵抗の
温度係数は２．８００ｐｐｍである。

夫々の図から明らかな様に、次数の高い６次の３６ｄＢ
／○ＣＴのカーブでも遮断周波数付近の減衰特性がばら
つくことかない。また、＋８０°Ｃの時と一２５°Ｃの
時とでも、減衰特性かばらつくことかなく、本発明の効
果か確認されている。

第４図は本発明の他の実施例の回路図を示す。

同図の回路構成は、第９図に示したＨＰＦ回路において
、抵抗Ｒ及びＲ／２をインピーダンス逓倍回路で夫々置
き替えて、第１図に示した実施例と様に抵抗Ｒ，を外付
けて構成したＨＰＦ回路である。第４図中、第１図及び
第９図と同一構成部分については同一符号を付し、その
説明を省略する。

入力端子１１と演算増幅器１０の非反転入力端子の間に
はコンデンサＣ１Ｃか直列接続されている。コンデンサ
Ｃ２Ｃ夫々の接続点にはインピーダンス逓倍回路８４の
端子２が接続され、インピーダンス逓倍回路８４の端子
１には演算増幅器１０の出力端子か接続されている。演
算増幅器１０の非反転入力端子にはインピーダンス逓倍
回路８．の端子２か接続され、インピーダンス逓倍回路
８２の端子１はグランドに接地されている。

インピーダンス逓倍回路８４は、インピーダンス逓倍回
路８．の抵抗Ｒの半分の抵抗値Ｒ／２となるよう、第２
図に示した抵抗ＲＡを、インピーダンス逓倍回路８．の
抵抗ＲＡの２倍の抵抗値２ＲＡとしている。これにより
、第１０図と同様の構成のＨＰＦ回路を、抵抗Ｒ８のみ
を外付けとして、パイボータモノリノックＩＣ化してい
る。

本実施例においても、遮断周波数ｆｃは（２１）式で表
わされ、前記ＬＰＦ回路の実施例と同様の効果か得られ
る。

発明の効果 上述の如く本発明によれば、バイポーラＩＣにて大抵抗
値を得られ、これにコンデンサを接続してフィルタ回路
をモノリシックＩＣ化出来る。

これにより多段フィルタ回路を構成して、電流比率を設
定する抵抗−本のみを外付けとすることにより、小型化
に有利で、絶対精度と温度係数か優れていて、次数を高
くしても各段の特性かばらつくことなく、遮断周波数の
変更が容易な多段フィルタ回路をモノリシックＩＣで構
成出来る特長かある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
要部の一実施例の具体的回路図、第３図は第２図の等価
回路図、第４図は本発明の他の実施例の構成図、第５図
、第６図及び第７図は本発明に係るＬＰＦの特性の計算
機によるシミュレーション結果を示す図、第８図は従来
回路の一例の回路図、第９図は従来回路の他の例の回路
図、第１０図及び第１１図は従来回路の他の例の構成図
である。 １、　２・・・端子、４・・・外付は端子、５・・・外
付はグランド端子、８．８＋、８２，８３．８４・・・
インピーダンス逓倍回路、ＲＥ、ＲＡ、Ｒ，・・・抵抗
。 特許出願人　ミンミ電機株式会社

Claims (4)

【特許請求の範囲】
1. （１）第１及び第２のバッファアンプと、 該第１及び第２のバッファアンプの両出力端子間に接続
   された第１の抵抗と、 該第１の抵抗に流れる電流を対数圧縮後に伸長して所定
   比率で除算した値の電流を該第２のバッファアンプの入
   力端子に帰還入力する帰還回路と、該第２のバッファア
   ンプの入力端子に接続された第１のコンデンサとを有し
   、 前記第１のバッファアンプの入力端子に入力信号を供給
   して該第２のバッファアンプと該第１のコンデンサの接
   続点より周波数選択された信号を取り出すよう構成した
   ことを特徴とするフィルタ回路。
2. （２）請求項１記載の前記第１のコンデンサに代えて前
   記第２のバッファアンプの入力端子に第２のコンデンサ
   を接続し、該第２のコンデンサを介して入力信号を供給
   し、該第２のバッファアンプと該第２のコンデンサの接
   続点より周波数選択された信号を取り出すよう構成した
   ことを特徴とするフィルタ回路。
3. （３）前記第１及び第２のバッファアンプと、前記第１
   の抵抗と、前記帰還回路と、前記第１のコンデンサを夫
   々集積回路内部に組込み、該帰還回路の前記所定比率を
   決定する第２の抵抗を該集積回路の外付けとしたことを
   特徴とする請求項１記載のフィルタ回路。
4. （４）前記第１及び第２のバッファアンプと前記第１の
   抵抗と前記帰還回路と前記第２のコンデンサを夫々集積
   回路内部に組込み、該帰還回路の前記所定比率を決定す
   る第２の抵抗を該集積回路の外付けとしたことを特徴と
   する請求項２記載のフィルタ回路。