JPS628043B2 - - Google Patents
Info
- Publication number
- JPS628043B2 JPS628043B2 JP55170076A JP17007680A JPS628043B2 JP S628043 B2 JPS628043 B2 JP S628043B2 JP 55170076 A JP55170076 A JP 55170076A JP 17007680 A JP17007680 A JP 17007680A JP S628043 B2 JPS628043 B2 JP S628043B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- amplifier
- input
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3094—Phase splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、同一の半導体基板上に、一対の電力
増幅器を形成し、この一対の電力増幅器を用いて
一つの負荷に出力を供給する電力増幅装置に関す
る。出力トランスレス方式の直接結合電力増幅器
を一対用いて一つの負荷に出力を供給する構成の
動作をB.T.L（バランスドトランスフオーマレス
（BALANCED TRANSFORMERLESS））動作と
いい、第１図、第２図に従来例としてのB.T.L回
路例を示す。 第１図は半導体集積回路に形成した従来の
BTL回路を示すもので、Ampは同相の負帰還
電力増幅器、Ampは、逆相の負帰還電力増幅
器である。増幅器Ampの入力を１番端子
に、入力を抵抗R1を介して２番端子に接続
し、増幅器Ampの入力を接地端子である４
番端子に、入力を３番端子に接続している。増
幅器Ampの出力は６番端子を通してスピーカ
ーRLに接続しスピーカーRLの他端は５番端子を
介して増幅器Ampの出力端子に接続されてい
る。増幅器AmpとAmpは電源ライン（電源
端子である７番端子）とアースライン（接地端子
である４番端子）との間に並列に配置接続されて
いる。ここで、１番端子には容量C1を介して入
力信号源が接続され、２番端子は増幅器Amp
の帰還端子として接地点との間に容量C2が接続
され、３番端子は増幅器Ampの入力端子及び
帰還端子として接地点との間に容量C3と抵抗Ra
との直列回路が接続されている。容量C3と抵抗
Raとの接続点には６番端子から抵抗Rbを介して
出力が負帰還されている。抵抗R1，R2，R101，
R102は同一半導体基板上に形成される帰還抵抗で
R1＝R101，R2＝R102の値を有している。又、抵抗
Ra，Rbは外付の炭素皮膜抵抗器で、Ra≪R1＝
R101でR2／（R1＋R2）＝R102／（R101＋R102）＝
Rb／（Ra＋Rb）なる抵抗値に設定されている。
図中における波形表示は位相のみを示している。 第１図において、一般に知られているように増
幅器Ampの入力端子（１番端子）に通常のオ
ーデイオ信号（Vsinωｔ）とする）が入力され
ると、出力端子（６番端子）に入力コンデンサ
C1と増幅器Ampの入力インピーダンスＺI及び
帰還端子（２番端子）の交流バイパス用コンデン
サC2と帰還用抵抗R2により、入力信号と比較し
て位相がθ１分だけ進んだ出力信号V01＝A1Vsin
（ωｔ＋θ１）なる出力信号が出力される。 ここで、第１図のAmpにおいて、出力信号
をV01、入力信号ViをVsinωｔ、１番端子におけ
る信号をVi′，Ampの端子の信号をＶE、入
力コンデンサをC1，Ampの入力インピーダン
スをZ1、２番端子のコンデンサをC2、帰還抵抗
をR1，R2とすると、 Vo＝Ａ〓pI（Vi′−ＶE） ………(3) 但し、Ａ〓pIはAmpの示放電圧利得を示
し、Ａ〓pI≫１である。 (1)，(2)，(3)式で ここでＡ〓pI≫１のため、分母中の１／Ａ〓pI
は削除し、(4)式を実数部と虚数部にととのえると (4)式より 上式の分子、分母に（１−jwc2R1）・（１−
jwc1z1）をかけると、 さらに右辺、第１項と第２項を整理するとＶOI
は、 ここで、第４頁記載の式のA1は、(5)式の右辺
の実数部と虚数部の各々２乗の和の平行根にな
り、θ１は、実数部と虚数部の比になる。故に で無視出来るとする。 さらに逆相増幅器Ampの入力信号は、増幅
器Ampの出力信号をRa／（Ra＋Rb）倍して、
増幅器Ampの入力端子及び帰還端子（３番端
子）に入力しているため、出力端子（５番端子）
に、コンデンサC3と増幅器Ampの入力インピ
ーダンスＺ及び交流バイパス用コンデンサC3
と帰還用抵抗R2′により増幅器Ampの出力信号
V01より、さらに位相がθ1′分だけ進んだ出力信
号V02＝−A2Vsin（ωｔ＋θ１＋θ1′）なる出力
信号が出力される。 Ampの出力信号をV02、入力信号は、同相増
幅器Ampの出力信号ＶOIをRa／（Ra＋Rb）
倍、Ampの入力インピーダンスをZ2、入力端
子及び帰還端子の交流バイパス用コンデンサ
C3、帰還抵抗R101，R102とすると、Ampは逆相
増幅器であるから、一般的にV02は、 （但し、Z2≫｛（R101＋１／ｊｗｃ３）R102｝とす る）ここで
増幅器を形成し、この一対の電力増幅器を用いて
一つの負荷に出力を供給する電力増幅装置に関す
る。出力トランスレス方式の直接結合電力増幅器
を一対用いて一つの負荷に出力を供給する構成の
動作をB.T.L（バランスドトランスフオーマレス
（BALANCED TRANSFORMERLESS））動作と
いい、第１図、第２図に従来例としてのB.T.L回
路例を示す。 第１図は半導体集積回路に形成した従来の
BTL回路を示すもので、Ampは同相の負帰還
電力増幅器、Ampは、逆相の負帰還電力増幅
器である。増幅器Ampの入力を１番端子
に、入力を抵抗R1を介して２番端子に接続
し、増幅器Ampの入力を接地端子である４
番端子に、入力を３番端子に接続している。増
幅器Ampの出力は６番端子を通してスピーカ
ーRLに接続しスピーカーRLの他端は５番端子を
介して増幅器Ampの出力端子に接続されてい
る。増幅器AmpとAmpは電源ライン（電源
端子である７番端子）とアースライン（接地端子
である４番端子）との間に並列に配置接続されて
いる。ここで、１番端子には容量C1を介して入
力信号源が接続され、２番端子は増幅器Amp
の帰還端子として接地点との間に容量C2が接続
され、３番端子は増幅器Ampの入力端子及び
帰還端子として接地点との間に容量C3と抵抗Ra
との直列回路が接続されている。容量C3と抵抗
Raとの接続点には６番端子から抵抗Rbを介して
出力が負帰還されている。抵抗R1，R2，R101，
R102は同一半導体基板上に形成される帰還抵抗で
R1＝R101，R2＝R102の値を有している。又、抵抗
Ra，Rbは外付の炭素皮膜抵抗器で、Ra≪R1＝
R101でR2／（R1＋R2）＝R102／（R101＋R102）＝
Rb／（Ra＋Rb）なる抵抗値に設定されている。
図中における波形表示は位相のみを示している。 第１図において、一般に知られているように増
幅器Ampの入力端子（１番端子）に通常のオ
ーデイオ信号（Vsinωｔ）とする）が入力され
ると、出力端子（６番端子）に入力コンデンサ
C1と増幅器Ampの入力インピーダンスＺI及び
帰還端子（２番端子）の交流バイパス用コンデン
サC2と帰還用抵抗R2により、入力信号と比較し
て位相がθ１分だけ進んだ出力信号V01＝A1Vsin
（ωｔ＋θ１）なる出力信号が出力される。 ここで、第１図のAmpにおいて、出力信号
をV01、入力信号ViをVsinωｔ、１番端子におけ
る信号をVi′，Ampの端子の信号をＶE、入
力コンデンサをC1，Ampの入力インピーダン
スをZ1、２番端子のコンデンサをC2、帰還抵抗
をR1，R2とすると、 Vo＝Ａ〓pI（Vi′−ＶE） ………(3) 但し、Ａ〓pIはAmpの示放電圧利得を示
し、Ａ〓pI≫１である。 (1)，(2)，(3)式で ここでＡ〓pI≫１のため、分母中の１／Ａ〓pI
は削除し、(4)式を実数部と虚数部にととのえると (4)式より 上式の分子、分母に（１−jwc2R1）・（１−
jwc1z1）をかけると、 さらに右辺、第１項と第２項を整理するとＶOI
は、 ここで、第４頁記載の式のA1は、(5)式の右辺
の実数部と虚数部の各々２乗の和の平行根にな
り、θ１は、実数部と虚数部の比になる。故に で無視出来るとする。 さらに逆相増幅器Ampの入力信号は、増幅
器Ampの出力信号をRa／（Ra＋Rb）倍して、
増幅器Ampの入力端子及び帰還端子（３番端
子）に入力しているため、出力端子（５番端子）
に、コンデンサC3と増幅器Ampの入力インピ
ーダンスＺ及び交流バイパス用コンデンサC3
と帰還用抵抗R2′により増幅器Ampの出力信号
V01より、さらに位相がθ1′分だけ進んだ出力信
号V02＝−A2Vsin（ωｔ＋θ１＋θ1′）なる出力
信号が出力される。 Ampの出力信号をV02、入力信号は、同相増
幅器Ampの出力信号ＶOIをRa／（Ra＋Rb）
倍、Ampの入力インピーダンスをZ2、入力端
子及び帰還端子の交流バイパス用コンデンサ
C3、帰還抵抗R101，R102とすると、Ampは逆相
増幅器であるから、一般的にV02は、 （但し、Z2≫｛（R101＋１／ｊｗｃ３）R102｝とす る）ここで
【式】であるた
め右辺分母の第１項は削除できる。
故に、
Vo2＝ｊｗｃ３Ｒ１０２／１＋ｊｗｃ３Ｒ１０１・Ｒ
ａ／Ｒａ＋Ｒｂ・Vo1 分子、分母に（１−jwc3R101）をかけると、 ここで、第５頁，６頁記載の式のA2は(7)式右
辺の実数部と虚数部の各々の２集の和の平方根に
なりθ１ １は実数部と虚数部の比になる。故に、 θ１ １＝tan-1１／ｗｃ３Ｒ１０１ 但し、Ampの開放電圧利得Avoが
ａ／Ｒａ＋Ｒｂ・Vo1 分子、分母に（１−jwc3R101）をかけると、 ここで、第５頁，６頁記載の式のA2は(7)式右
辺の実数部と虚数部の各々の２集の和の平方根に
なりθ１ １は実数部と虚数部の比になる。故に、 θ１ １＝tan-1１／ｗｃ３Ｒ１０１ 但し、Ampの開放電圧利得Avoが
【式】、Ra≪R1＝R101で
無視出来るとする。
故に、負荷ＲLの両端には、増幅器Ampの出
力信号V01と増幅器Ampの出力信号V02の合成
出力信号ＶORL＝V01−V02＝A1Vsin（ωｔ＋θ
１）＋A2Vsin（ωｔ＋θ１＋θ1′）＝A1V・2sin
（ωｔ＋θ１＋θ1′／２）・cos（θ1′／２）（ここ
でAmpとAmpの電圧増幅率A1・A2はA1＝A2
とする）が出力される。ところが、出力信号ＶOR
Ｌは、増幅器AmpI，Ampの出力信号の位相の
相違θ1′によつて入力信号VsinWtと比較して、
歪んだ合成信号となり聴感上の不快感等の悪影響
があつた。さらに増幅器Ampの入力系路とし
ての炭素皮膜抵抗器Ra，Rbが外付であるため、
コンデンサ以外に外付素子として炭素皮膜抵抗器
が２ケ余分に必要である。 次に他の従来例を第２図に示した。やはり半導
体集積回路に形成するものであり、第１図におけ
る増幅器Ampの入力系路である抵抗Ra，Rbを
増幅器Amp，Ampと同一の半導体基板上に
抵抗Ra′，Rb′として形成し、抵抗Ra′，Rb′の交
点を８番端子に抵抗Ra′の一方の端を４番端子
に、抵抗Rb′の一方の端を６番端子に接続してい
る。回路としては第１図のものと同じである。第
２図においても、第１図と同様に増幅器Amp
の入力信号を増幅器Ampの出力信号から得て
いる為、第１図におけると同様の特性悪化があ
る。さらに抵抗Ra′，Rb′を同一半導体基板上に
形成したことにより、第１図における外付端子が
多くいるという欠点は改善されるが、新たに８番
端子が必要となり半導体基板から外部接続端子数
の増加をともない半導体集積回路化する場合不利
となる事がある。 上述のごとく、従来技術によるBTL構成回路
には、(1)増幅器Amp，Ampの出力信号の位
相差により、負荷ＲLの両端には歪んだ合成信号
が出力される為、聴感上の不快感を生じる、(2)コ
ンデンサ以外の外付素子としての抵抗が必要とな
りその分コスト高又は(3)外付素子を同一半導体基
板上に形成した場合、新たに外部接続端子数の増
加が必要となり、端子数当りの機能低下、ボンデ
イングパツド増加に伴うコスト高という問題があ
る。 本発明の目的は出力歪みがない半導体集積回路
に適したBTL構成の電力増幅器を提供すること
にある。 本発明によれば、入力端子にコレクタ接地の
PNPトランジスタのベースを接続し、該PNPトラ
ンジスタのエミツタ出力を同相増巾器としての負
帰還電力増幅器の入力段に印加し、該PNPトラ
ンジスタのコレクタを接地し、前記入力端子に、
エミツタ接地のNPNトランジスタのベースを接
続し、該NPNトランジスタのコレクタ出力を逆
相増巾器としての負帰還電力増巾器の入力段に
印加し、該NPNトランジスタのエミツタを接地
又は抵抗を介して接地し同相増幅器の出力端子と
逆相増幅器の出力端子間に、負荷を接続した電力
増幅器を得る。次に、図面を参照して本発明をよ
り詳細に説明す。第３図は本発明の一実施例を示
すもので、Ampは同相の負帰還増幅器、Amp
は逆相の負帰還増幅器で、増幅器Ampの正
相入力端子（入力）をPNPトランジスタQ1の
エミツタに、PNPトランジスタQ1のコレクタを
接地端子である４番端子にPNPトランジスタQ1
のベースを入力端子である１番端子及び抵抗R3
の一端に、抵抗R3の他端は、ダイオードD1のカ
ソード及びダイオードD2のアノードに、ダイオ
ードD2のカソードは４番端子に、増幅器Amp
の正相入力（入力）はダイオードD1のアノー
ド及び増幅器Ampに、NPNトランジスタQ2の
コレクタを増幅器Ampの初段差動増幅器を構
成するトランジスタQ103とQ104の共通エミツタに
NPNトランジスタQ2のエミツタを４番端子に、
トランジスタQ4のベースを１番端子と抵抗R3と
PNPトランジスタQ1のベースの交点に接続する
以外は、増幅器AmpとAmpは電源ライン
（電源端子である７番端子に接続されている）と
アースライン（接地端子である４番端子に接続さ
れている）との間に並列に配置接続されている。
ここで１番端子は増幅器Amp，Ampの共通
の入力端子であり容量C1を通して入力信号源に
接続されており、２番端子は増幅器Ampの帰
還端子として容量C2を介して接地されており、
３番端子は増幅器Ampの帰還端子として容量
C3を介して接地されており、４番端子は増幅器
Amp，Ampの共通の接地端子として接地さ
れており、５番端子は増幅器Ampの出力端子
６番端子は増幅器Ampの出力端子で、これら
５番端子と６番端子の間に負荷ＲLとしてスピー
カーが接続されている。容量C2，C3はC2＝C3に
選ばれ交流信号のバイパスコンデンサの役をす
る。抵抗R1…R4，R101，R102は同一半導体基板上
に形成される抵抗で、R1＝R101，R2＝R102と設
定、抵抗Rc，Rdは同一半導体基板に形成される
各増幅器Amp，Ampの初段差動増幅器の負
荷で、Rc／（γｅQ3＋γｅQ4）＝Rd／γｅQ2なる
関係に設定する。尚、γｅQ2，γｅQ3，γｅQ4は
トランジスタQ2，Q3，R4のエミツタ導通抵抗を
表わしている。図中における波形表示は位相のみ
を示している。第３図において回路動作を簡単に
説明すると、Ampに対しては、同一の入力端
子である１番端子より入力信号が印加すると、ト
ランジスタQ1のベース・エミツタを介して、
Ampの非反転入力端子に入力信号と同相の
信号が印加される。ここでAmpは入力段が差
動回路構成の負帰還同相増幅器であるため、
Ampの出力である出力端子６番には、入力信
号と同相の信号が出力される。 次にAmpに対しては、同一の入力端子であ
る一番端子より入力信号が印加するとカスケード
接続されたトランジスタQ2のベース・コレクタ
を介してAmpの差動回路構成の入力段である
トランジスタQ103とQ104の共通エミツタに入力信
号と逆相の信号が印加される。ここでAmp
は、入力段が差動回路構成の負帰還逆相増幅器で
あるためAmpの出力端子である出力端子５番
には、入力信号と逆相の信号が出力される。 第３図において、同一の入力端子である１番端
子より、オーデイオ信号（Vsinωｔとする）が
トランジスタQ1，Q2を介して増幅器Amp，
Ampに入力される。そのため５，６番端子に
おける出力信号V01，V02は入力コンデンサC1
と、１番端子からみた入力インピーダンスZi及
び、帰還端子の交流バイパス用コンデンサC2，
C3（C2＝C3）と帰還用抵抗R2，R102（R2＝R102）
により、同等の位相進み分θ１を含んだ出力信号
V01＝A1Vsin（ωｔ＋θ１），V02＝−A2Vsin（ω
ｔ＋θ１）が出力される。 第３図のAmpにおいて、出力信号をV01、入
力信号をVi＝Vsinωｔ、１番端子における入力
信号をVi′、トランジスタQ3のベースでの入力信
号をVi1′、トランジスタQ4のベースでの信号をＶ
E1、入力コンデンサをC1、１番端子から見た入力
インピーダンスをZi、２番端子のコンデンサを
C2、帰還抵抗をR1，R2とすると、 V01＝Av01（Vi′1−ＶE1） ……(10) （但し、Av01は、Ampの開放電圧利得を示
し、Av01≫１である。） トランジスタQ1のベースからエミツタへの信
号伝達でのロス分は、トランジスタQ1のエミツ
タ抵抗分とトランジスタQ3のベース側を見たイ
ンピーダンスＺQ3との比になるが、ＺQ3≫γｅQ1
のため、 Vi＝Vi1′ ………(11) となる。 (8)，(9)，(10)，(11)式から ここで、Av01≫１のため、分母中の１／Av01
は削除し、(12)式を実数部と虚数部にととのえる
と、(12)式より 上式の分子、分母に（１−ｊωC2R1）・（１−
ｊωC1Zi）をかけると、 V01＝ ｛１＋ｊωＣ２（Ｒ１＋Ｒ２）｝・（１−ｊωＣ２Ｒ４
）／１＋ω２Ｃ２ ２・Ｒ１ ２ ・ｊωＣ１Ｚｉ・（１−ｊωＣ１Ｚｉ）／１＋ω２Ｃ１
２Ｚｉ２・Vi さらに右辺第１項と第２項を整理すると、V01
は、 V01＝ ωＣ１Ｚｉ／（１＋ω２Ｃ２ ２・Ｒ１ ２）・（１＋ω２
Ｃ１ ２・Ｚｉ２） ・〔ωC1Zi・｛１＋ω2C2 2・R1・（R1＋R2）｝ −ωC2R2＋ｊ｛１＋ω2C2 2・R1・（R1＋R2） ＋ω2C1C2R2Zi｝〕・Vi ……（13） ここで、A1は（13）式の右辺の実数部と虚数
部の各々２乗の和の平方根になる。又、位相差の
θ11は実数部と虚数部の比になる。 故に、 次に、第３図のAmpにおいて、出力信号
V02、入力信号Vi＝Vsinωｔ、１番端子における
入力信号をVi′、トランジスタQ2のコレクタ（ト
ランジスタQ103とQ104の共通エミツタ）での入力
信号をVi2′、トランジスタQ104のベースでの信号
をＶE2、入力コンデンサC1、１番端子から見た入
力インピーダンスをZi、３番端子のコンデンサを
C3、帰還抵抗R101，R102とすると、 V02＝Av02（Vi2′−ＶE2） ………（16） （但し、Av02は、Ampの開放電圧利得を示
し、Av02≫１である。） 但し、トランジスタQ2のベースからコレクタ
への信号伝達でのロス分は、トランジスタQ2の
エミツタ抵抗γｅQ2とトランジスタQ2のコレク
タ側にエミツタが共通に接続されているトランジ
スタQ103とQ104各々のエミツタ抵抗γｅQ103，γ
ｅQ104の並列和との比になり、 γｅQ2＝ＫＴ／ｑ・１／Ｉｅ，γｅQ103 ＝γｅQ104＝ＫＴ／ｑ・１／Ｉｅ／２ のため、 γｅQ2＝（１／γｅQ103＋１／γｅQ104） となり、 Vi′＝Vi2′ ………（17） となる。ここでIeはトランジスタQ3のエミツタ
に流れる電流を示す。 （14），（15），（16），（17）式で ここでAv02≫１のため、分母中の１／Av02は
削除し、（18）式も実数部と虚数部にととのえる
と、 （18）式より 上式の分母、分子に（１−ｊωC3R101）・（１−
ｊωC1Zi）をかけると V02＝｛１＋ｊωＣ３（Ｒ１０１＋Ｒ１０２）｝・（１−ｊωＣ３Ｒ１０１）／１＋ω２Ｃ３ ２・Ｒ１０１ ２・ｊω
Ｃ１Ｚｉ・（１−ｊωＣ１Ｚｉ）／１＋ω２Ｃ１ ２Ｚｉ２Vi さらに右辺第１項と第２項を整理するとV02は V02＝ ωＣ１Ｚｉ／（１＋ω２Ｃ３ ２Ｒ１０１ ２）・（１＋ω
２Ｃ１ ２・Ｚｉ２） ・〔ωC1Zi・｛１＋ω2C3 2・R101・（R101 ＋R102）｝−ωC3R102＋ｊ｛１＋ω2C2 2・R101 ・（R101＋R102）＋ω2C1C2R102・Zi｝〕・Vi
………（19） ここでA2は、（19）式の右辺の実数部と虚数部
の各々２乗の和の平方根になり、位相差θ12は実
数部と虚数部の比になる。 故に、 A2＝ ωＣ１Ｚｉ／（１＋ω２Ｃ３ ２Ｒ１０１ ２）・（１＋ω
２Ｃ１ ２・Ｚｉ２） ・√〔1・｛１＋2 3 2・101・（101 ＋102）｝−3・102〕2＋｛１＋2 3 2 101 ・（101＋102）＋2 1 3・102・｝２ θ12＝tan-1１＋ω２Ｃ３ ２・Ｒ１０１・（Ｒ１０１＋Ｒ１０２）＋ω２Ｃ１Ｃ３Ｒ１０２・Ｚｉ／ωＣ１Ｚｉ・｛
１＋ω２Ｃ３ ２・Ｒ１０１・（Ｒ１０１＋Ｒ１０２）｝−ωＣ３Ｒ１０ ２ ここで、R1＝R101，R2＝R102，C2＝C3のた
め、A1＝A2，θ１＝θ11＝θ12となる。 この結果、負荷ＲLの両端には、増幅器Amp
の出力信号V01と増幅器Ampの出力信号V02の
位相差による歪のない合成出力ＶORL＝V01−V02
＝2A1Vsin（ωｔ＋θ）が出力される。 従来例における出力端子の合成出力は、ＶORL
＝V01−V02＝A1Vsin（ωｔ＋θ１）＋A2Vsin（ω
ｔ＋θ１＋θ1′）＝2sin（ωｔ＋θ１＋θ1′／２）
×cos（θ1′／２）であり、実施例の回路構成時
においては、合成出力は、ＶORL＝V01−V02＝
2A1Vsin（ωｔ＋θ１）であり、従来例に比して
AmpとAmpでの位相差θ1′がなくなつてお
り、AmpとAmpの出力信号の位相差によつ
て生じる歪を小さくしている。さらに従来例のご
とく増幅器Ampの入力信号を増幅器Ampよ
り得るための外付抵抗又は外部接続端子数の増加
が不必要である。故に本発明によつて従来技術に
おける増幅器Amp，Ampの出力信号合成時
において位相差に起因する信号の歪みや、外付素
子の増加又は外部接続端子数の増加によるコスト
upが防止できる。 次に、第４図に本発明の具体的実施例を示す。
第４図において、Q1…Q15，Q105…Q114はトラン
ジスタ、D1…D8，D103…D108はダイオード、R1…
R13，R103…R112は抵抗、ＲLは負荷、C1…C3はコ
ンデンサ（但し、C2＝C3）I0，I0′は定電流源、
は増幅器Amp，Ampの共通の入力端子、
は増幅器Ampの帰還端子、は増幅器Amp
の出力端子、は増幅器Amp，Amp共通の
接地端子、は増幅器Ampの出力端子、は
増幅器Ampの出力端子、は増幅器Amp，
Amp共通の電源端子を示している。ここで、
増幅器Amp，Ampの開放電圧利得を同一に
するには、入力段以降が同一並列接続であるた
め、入力段の電圧利得を一致させるため、R3／
（γｅQ4＋γｅQ5）＝R103／（γｅQ15＋R13）になる
ように、抵抗R13の抵抗値を設定する。ここでγ
ｅ〓4，γｅQ3，γｅQ15は、トランジスタQ1，
Q5，Q15のエミツタ導通抵抗を表わしている。
尚、図中のAmp，Ampで素子番号下２ケタ
の番号が同一の素子は、同等のトランジスタ、ダ
イオード、抵抗値を示している。又、図中におけ
る波形表示は、位相のみを示している。第４図に
おいては、Amp，Ampの構成が第３図より
も具体的に示されているだけであり、その動作は
前述のとおりである。 第４図においても第３図と同様に、同一の入力
端子より、オーデイオ入力信号がトランジスタ
Q1，Q2を介して増幅器Amp，Ampに入力し
ているため、増幅器Amp，Ampにおける出
力信号は同等の位相進み分θ１を有している。故
に、負荷ＲLの両端には位相差による歪のない合
成出力が出力され、かつ従来例のごとく、Amp
の入力信号をAmpより得るための外付抵抗
又は外部接続端子数の増加が不必要である。故
に、本発明によつて、従来技術における増幅器
Amp，Ampの出力信号合成時において位相
差に起因する信号の歪みや外付素子の増加、又は
外部接続端子数の増加を防止できる。
力信号V01と増幅器Ampの出力信号V02の合成
出力信号ＶORL＝V01−V02＝A1Vsin（ωｔ＋θ
１）＋A2Vsin（ωｔ＋θ１＋θ1′）＝A1V・2sin
（ωｔ＋θ１＋θ1′／２）・cos（θ1′／２）（ここ
でAmpとAmpの電圧増幅率A1・A2はA1＝A2
とする）が出力される。ところが、出力信号ＶOR
Ｌは、増幅器AmpI，Ampの出力信号の位相の
相違θ1′によつて入力信号VsinWtと比較して、
歪んだ合成信号となり聴感上の不快感等の悪影響
があつた。さらに増幅器Ampの入力系路とし
ての炭素皮膜抵抗器Ra，Rbが外付であるため、
コンデンサ以外に外付素子として炭素皮膜抵抗器
が２ケ余分に必要である。 次に他の従来例を第２図に示した。やはり半導
体集積回路に形成するものであり、第１図におけ
る増幅器Ampの入力系路である抵抗Ra，Rbを
増幅器Amp，Ampと同一の半導体基板上に
抵抗Ra′，Rb′として形成し、抵抗Ra′，Rb′の交
点を８番端子に抵抗Ra′の一方の端を４番端子
に、抵抗Rb′の一方の端を６番端子に接続してい
る。回路としては第１図のものと同じである。第
２図においても、第１図と同様に増幅器Amp
の入力信号を増幅器Ampの出力信号から得て
いる為、第１図におけると同様の特性悪化があ
る。さらに抵抗Ra′，Rb′を同一半導体基板上に
形成したことにより、第１図における外付端子が
多くいるという欠点は改善されるが、新たに８番
端子が必要となり半導体基板から外部接続端子数
の増加をともない半導体集積回路化する場合不利
となる事がある。 上述のごとく、従来技術によるBTL構成回路
には、(1)増幅器Amp，Ampの出力信号の位
相差により、負荷ＲLの両端には歪んだ合成信号
が出力される為、聴感上の不快感を生じる、(2)コ
ンデンサ以外の外付素子としての抵抗が必要とな
りその分コスト高又は(3)外付素子を同一半導体基
板上に形成した場合、新たに外部接続端子数の増
加が必要となり、端子数当りの機能低下、ボンデ
イングパツド増加に伴うコスト高という問題があ
る。 本発明の目的は出力歪みがない半導体集積回路
に適したBTL構成の電力増幅器を提供すること
にある。 本発明によれば、入力端子にコレクタ接地の
PNPトランジスタのベースを接続し、該PNPトラ
ンジスタのエミツタ出力を同相増巾器としての負
帰還電力増幅器の入力段に印加し、該PNPトラ
ンジスタのコレクタを接地し、前記入力端子に、
エミツタ接地のNPNトランジスタのベースを接
続し、該NPNトランジスタのコレクタ出力を逆
相増巾器としての負帰還電力増巾器の入力段に
印加し、該NPNトランジスタのエミツタを接地
又は抵抗を介して接地し同相増幅器の出力端子と
逆相増幅器の出力端子間に、負荷を接続した電力
増幅器を得る。次に、図面を参照して本発明をよ
り詳細に説明す。第３図は本発明の一実施例を示
すもので、Ampは同相の負帰還増幅器、Amp
は逆相の負帰還増幅器で、増幅器Ampの正
相入力端子（入力）をPNPトランジスタQ1の
エミツタに、PNPトランジスタQ1のコレクタを
接地端子である４番端子にPNPトランジスタQ1
のベースを入力端子である１番端子及び抵抗R3
の一端に、抵抗R3の他端は、ダイオードD1のカ
ソード及びダイオードD2のアノードに、ダイオ
ードD2のカソードは４番端子に、増幅器Amp
の正相入力（入力）はダイオードD1のアノー
ド及び増幅器Ampに、NPNトランジスタQ2の
コレクタを増幅器Ampの初段差動増幅器を構
成するトランジスタQ103とQ104の共通エミツタに
NPNトランジスタQ2のエミツタを４番端子に、
トランジスタQ4のベースを１番端子と抵抗R3と
PNPトランジスタQ1のベースの交点に接続する
以外は、増幅器AmpとAmpは電源ライン
（電源端子である７番端子に接続されている）と
アースライン（接地端子である４番端子に接続さ
れている）との間に並列に配置接続されている。
ここで１番端子は増幅器Amp，Ampの共通
の入力端子であり容量C1を通して入力信号源に
接続されており、２番端子は増幅器Ampの帰
還端子として容量C2を介して接地されており、
３番端子は増幅器Ampの帰還端子として容量
C3を介して接地されており、４番端子は増幅器
Amp，Ampの共通の接地端子として接地さ
れており、５番端子は増幅器Ampの出力端子
６番端子は増幅器Ampの出力端子で、これら
５番端子と６番端子の間に負荷ＲLとしてスピー
カーが接続されている。容量C2，C3はC2＝C3に
選ばれ交流信号のバイパスコンデンサの役をす
る。抵抗R1…R4，R101，R102は同一半導体基板上
に形成される抵抗で、R1＝R101，R2＝R102と設
定、抵抗Rc，Rdは同一半導体基板に形成される
各増幅器Amp，Ampの初段差動増幅器の負
荷で、Rc／（γｅQ3＋γｅQ4）＝Rd／γｅQ2なる
関係に設定する。尚、γｅQ2，γｅQ3，γｅQ4は
トランジスタQ2，Q3，R4のエミツタ導通抵抗を
表わしている。図中における波形表示は位相のみ
を示している。第３図において回路動作を簡単に
説明すると、Ampに対しては、同一の入力端
子である１番端子より入力信号が印加すると、ト
ランジスタQ1のベース・エミツタを介して、
Ampの非反転入力端子に入力信号と同相の
信号が印加される。ここでAmpは入力段が差
動回路構成の負帰還同相増幅器であるため、
Ampの出力である出力端子６番には、入力信
号と同相の信号が出力される。 次にAmpに対しては、同一の入力端子であ
る一番端子より入力信号が印加するとカスケード
接続されたトランジスタQ2のベース・コレクタ
を介してAmpの差動回路構成の入力段である
トランジスタQ103とQ104の共通エミツタに入力信
号と逆相の信号が印加される。ここでAmp
は、入力段が差動回路構成の負帰還逆相増幅器で
あるためAmpの出力端子である出力端子５番
には、入力信号と逆相の信号が出力される。 第３図において、同一の入力端子である１番端
子より、オーデイオ信号（Vsinωｔとする）が
トランジスタQ1，Q2を介して増幅器Amp，
Ampに入力される。そのため５，６番端子に
おける出力信号V01，V02は入力コンデンサC1
と、１番端子からみた入力インピーダンスZi及
び、帰還端子の交流バイパス用コンデンサC2，
C3（C2＝C3）と帰還用抵抗R2，R102（R2＝R102）
により、同等の位相進み分θ１を含んだ出力信号
V01＝A1Vsin（ωｔ＋θ１），V02＝−A2Vsin（ω
ｔ＋θ１）が出力される。 第３図のAmpにおいて、出力信号をV01、入
力信号をVi＝Vsinωｔ、１番端子における入力
信号をVi′、トランジスタQ3のベースでの入力信
号をVi1′、トランジスタQ4のベースでの信号をＶ
E1、入力コンデンサをC1、１番端子から見た入力
インピーダンスをZi、２番端子のコンデンサを
C2、帰還抵抗をR1，R2とすると、 V01＝Av01（Vi′1−ＶE1） ……(10) （但し、Av01は、Ampの開放電圧利得を示
し、Av01≫１である。） トランジスタQ1のベースからエミツタへの信
号伝達でのロス分は、トランジスタQ1のエミツ
タ抵抗分とトランジスタQ3のベース側を見たイ
ンピーダンスＺQ3との比になるが、ＺQ3≫γｅQ1
のため、 Vi＝Vi1′ ………(11) となる。 (8)，(9)，(10)，(11)式から ここで、Av01≫１のため、分母中の１／Av01
は削除し、(12)式を実数部と虚数部にととのえる
と、(12)式より 上式の分子、分母に（１−ｊωC2R1）・（１−
ｊωC1Zi）をかけると、 V01＝ ｛１＋ｊωＣ２（Ｒ１＋Ｒ２）｝・（１−ｊωＣ２Ｒ４
）／１＋ω２Ｃ２ ２・Ｒ１ ２ ・ｊωＣ１Ｚｉ・（１−ｊωＣ１Ｚｉ）／１＋ω２Ｃ１
２Ｚｉ２・Vi さらに右辺第１項と第２項を整理すると、V01
は、 V01＝ ωＣ１Ｚｉ／（１＋ω２Ｃ２ ２・Ｒ１ ２）・（１＋ω２
Ｃ１ ２・Ｚｉ２） ・〔ωC1Zi・｛１＋ω2C2 2・R1・（R1＋R2）｝ −ωC2R2＋ｊ｛１＋ω2C2 2・R1・（R1＋R2） ＋ω2C1C2R2Zi｝〕・Vi ……（13） ここで、A1は（13）式の右辺の実数部と虚数
部の各々２乗の和の平方根になる。又、位相差の
θ11は実数部と虚数部の比になる。 故に、 次に、第３図のAmpにおいて、出力信号
V02、入力信号Vi＝Vsinωｔ、１番端子における
入力信号をVi′、トランジスタQ2のコレクタ（ト
ランジスタQ103とQ104の共通エミツタ）での入力
信号をVi2′、トランジスタQ104のベースでの信号
をＶE2、入力コンデンサC1、１番端子から見た入
力インピーダンスをZi、３番端子のコンデンサを
C3、帰還抵抗R101，R102とすると、 V02＝Av02（Vi2′−ＶE2） ………（16） （但し、Av02は、Ampの開放電圧利得を示
し、Av02≫１である。） 但し、トランジスタQ2のベースからコレクタ
への信号伝達でのロス分は、トランジスタQ2の
エミツタ抵抗γｅQ2とトランジスタQ2のコレク
タ側にエミツタが共通に接続されているトランジ
スタQ103とQ104各々のエミツタ抵抗γｅQ103，γ
ｅQ104の並列和との比になり、 γｅQ2＝ＫＴ／ｑ・１／Ｉｅ，γｅQ103 ＝γｅQ104＝ＫＴ／ｑ・１／Ｉｅ／２ のため、 γｅQ2＝（１／γｅQ103＋１／γｅQ104） となり、 Vi′＝Vi2′ ………（17） となる。ここでIeはトランジスタQ3のエミツタ
に流れる電流を示す。 （14），（15），（16），（17）式で ここでAv02≫１のため、分母中の１／Av02は
削除し、（18）式も実数部と虚数部にととのえる
と、 （18）式より 上式の分母、分子に（１−ｊωC3R101）・（１−
ｊωC1Zi）をかけると V02＝｛１＋ｊωＣ３（Ｒ１０１＋Ｒ１０２）｝・（１−ｊωＣ３Ｒ１０１）／１＋ω２Ｃ３ ２・Ｒ１０１ ２・ｊω
Ｃ１Ｚｉ・（１−ｊωＣ１Ｚｉ）／１＋ω２Ｃ１ ２Ｚｉ２Vi さらに右辺第１項と第２項を整理するとV02は V02＝ ωＣ１Ｚｉ／（１＋ω２Ｃ３ ２Ｒ１０１ ２）・（１＋ω
２Ｃ１ ２・Ｚｉ２） ・〔ωC1Zi・｛１＋ω2C3 2・R101・（R101 ＋R102）｝−ωC3R102＋ｊ｛１＋ω2C2 2・R101 ・（R101＋R102）＋ω2C1C2R102・Zi｝〕・Vi
………（19） ここでA2は、（19）式の右辺の実数部と虚数部
の各々２乗の和の平方根になり、位相差θ12は実
数部と虚数部の比になる。 故に、 A2＝ ωＣ１Ｚｉ／（１＋ω２Ｃ３ ２Ｒ１０１ ２）・（１＋ω
２Ｃ１ ２・Ｚｉ２） ・√〔1・｛１＋2 3 2・101・（101 ＋102）｝−3・102〕2＋｛１＋2 3 2 101 ・（101＋102）＋2 1 3・102・｝２ θ12＝tan-1１＋ω２Ｃ３ ２・Ｒ１０１・（Ｒ１０１＋Ｒ１０２）＋ω２Ｃ１Ｃ３Ｒ１０２・Ｚｉ／ωＣ１Ｚｉ・｛
１＋ω２Ｃ３ ２・Ｒ１０１・（Ｒ１０１＋Ｒ１０２）｝−ωＣ３Ｒ１０ ２ ここで、R1＝R101，R2＝R102，C2＝C3のた
め、A1＝A2，θ１＝θ11＝θ12となる。 この結果、負荷ＲLの両端には、増幅器Amp
の出力信号V01と増幅器Ampの出力信号V02の
位相差による歪のない合成出力ＶORL＝V01−V02
＝2A1Vsin（ωｔ＋θ）が出力される。 従来例における出力端子の合成出力は、ＶORL
＝V01−V02＝A1Vsin（ωｔ＋θ１）＋A2Vsin（ω
ｔ＋θ１＋θ1′）＝2sin（ωｔ＋θ１＋θ1′／２）
×cos（θ1′／２）であり、実施例の回路構成時
においては、合成出力は、ＶORL＝V01−V02＝
2A1Vsin（ωｔ＋θ１）であり、従来例に比して
AmpとAmpでの位相差θ1′がなくなつてお
り、AmpとAmpの出力信号の位相差によつ
て生じる歪を小さくしている。さらに従来例のご
とく増幅器Ampの入力信号を増幅器Ampよ
り得るための外付抵抗又は外部接続端子数の増加
が不必要である。故に本発明によつて従来技術に
おける増幅器Amp，Ampの出力信号合成時
において位相差に起因する信号の歪みや、外付素
子の増加又は外部接続端子数の増加によるコスト
upが防止できる。 次に、第４図に本発明の具体的実施例を示す。
第４図において、Q1…Q15，Q105…Q114はトラン
ジスタ、D1…D8，D103…D108はダイオード、R1…
R13，R103…R112は抵抗、ＲLは負荷、C1…C3はコ
ンデンサ（但し、C2＝C3）I0，I0′は定電流源、
は増幅器Amp，Ampの共通の入力端子、
は増幅器Ampの帰還端子、は増幅器Amp
の出力端子、は増幅器Amp，Amp共通の
接地端子、は増幅器Ampの出力端子、は
増幅器Ampの出力端子、は増幅器Amp，
Amp共通の電源端子を示している。ここで、
増幅器Amp，Ampの開放電圧利得を同一に
するには、入力段以降が同一並列接続であるた
め、入力段の電圧利得を一致させるため、R3／
（γｅQ4＋γｅQ5）＝R103／（γｅQ15＋R13）になる
ように、抵抗R13の抵抗値を設定する。ここでγ
ｅ〓4，γｅQ3，γｅQ15は、トランジスタQ1，
Q5，Q15のエミツタ導通抵抗を表わしている。
尚、図中のAmp，Ampで素子番号下２ケタ
の番号が同一の素子は、同等のトランジスタ、ダ
イオード、抵抗値を示している。又、図中におけ
る波形表示は、位相のみを示している。第４図に
おいては、Amp，Ampの構成が第３図より
も具体的に示されているだけであり、その動作は
前述のとおりである。 第４図においても第３図と同様に、同一の入力
端子より、オーデイオ入力信号がトランジスタ
Q1，Q2を介して増幅器Amp，Ampに入力し
ているため、増幅器Amp，Ampにおける出
力信号は同等の位相進み分θ１を有している。故
に、負荷ＲLの両端には位相差による歪のない合
成出力が出力され、かつ従来例のごとく、Amp
の入力信号をAmpより得るための外付抵抗
又は外部接続端子数の増加が不必要である。故
に、本発明によつて、従来技術における増幅器
Amp，Ampの出力信号合成時において位相
差に起因する信号の歪みや外付素子の増加、又は
外部接続端子数の増加を防止できる。
第１図、第２図はそれぞれ従来例を示すブロツ
ク図、第３図および第４図は本発明の一実施例を
示すブロツク図および回路図である。Ampは
正相の負帰還増幅器、Ampは逆相の負帰還増
幅器、は入力端子、は帰還端子、は帰還端
子、は接地端子、，は出力端子、は電源
端子、Q1…Q15，Q104…Q114はトランジスタ、D1
…D8，D103…D108はダイオード、R1…R12，R103
…R112は抵抗、ＲLは負荷、I0，I0′は定電流源、
図中における波形表示は位相のみを示している。
ク図、第３図および第４図は本発明の一実施例を
示すブロツク図および回路図である。Ampは
正相の負帰還増幅器、Ampは逆相の負帰還増
幅器、は入力端子、は帰還端子、は帰還端
子、は接地端子、，は出力端子、は電源
端子、Q1…Q15，Q104…Q114はトランジスタ、D1
…D8，D103…D108はダイオード、R1…R12，R103
…R112は抵抗、ＲLは負荷、I0，I0′は定電流源、
図中における波形表示は位相のみを示している。
Claims (1)
- １ 入力端子にコレクタ接地の第１のトランジス
タのベースを接続し、該第１のトランジスタのエ
ミツタを入力回路が差動増幅回路で構成されてい
る同相増幅器としての負帰還電力増幅器の非反
転入力端子に接続し、該増幅器の反転入力端子
は帰還回路を介して該増幅器の出力端子に接続
し、前記第１のトランジスタのコレクタを接地
し、前記入力端子にエミツタ接地の第２のトラン
ジスタのベースを接続し、該第２のトランジスタ
のコレクタを入力回路が差動増幅回路で構成され
ている逆相増幅器としての負帰還電力増幅器の
差動増幅回路の共通エミツタに接続し、前記第２
トランジスタのエミツタを接地又は抵抗を介して
接地し、該増幅器の非反転入力端子にバイアス
電圧を与え反転入力端子は帰還回路を介して該増
幅器の出力端子に接続し、前記第１、第２のト
ランジスタのベースを抵抗を介してバイアス回路
に接続し、前記同相増幅器の出力端子と前記逆
相増幅器の出力端子との間に負荷を接続したこ
とを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170076A JPS5793709A (en) | 1980-12-02 | 1980-12-02 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170076A JPS5793709A (en) | 1980-12-02 | 1980-12-02 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793709A JPS5793709A (en) | 1982-06-10 |
| JPS628043B2 true JPS628043B2 (ja) | 1987-02-20 |
Family
ID=15898188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55170076A Granted JPS5793709A (en) | 1980-12-02 | 1980-12-02 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5793709A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010162B1 (ko) * | 1987-09-19 | 1992-11-19 | 최진민 | 보일러의 온도제어장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233238A (en) * | 1975-09-10 | 1977-03-14 | Hitachi Ltd | Elevator speed command apparatus |
-
1980
- 1980-12-02 JP JP55170076A patent/JPS5793709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793709A (en) | 1982-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| JPS59103174A (ja) | 電圧加算回路 | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| JPS6039220A (ja) | 電流安定化回路 | |
| JPS628043B2 (ja) | ||
| JPH0237723B2 (ja) | ||
| JP2546057B2 (ja) | 振幅検波回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPH0527282B2 (ja) | ||
| JPH0154884B2 (ja) | ||
| JPS61140210A (ja) | 信号処理回路 | |
| JPH0114726B2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JP2982188B2 (ja) | 差動増幅回路 | |
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPS6121857Y2 (ja) | ||
| JP3076160B2 (ja) | 増幅回路 | |
| JPS6322687B2 (ja) | ||
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JPH1041782A (ja) | フィルタ回路 | |
| JPS624006B2 (ja) | ||
| JPH0533563B2 (ja) |